[发明专利]形成半导体器件的方法

说明书

形成半导体器件的方法包括在多个条上沉积硅层。回蚀刻硅层以去除硅层的顶部，以及暴露多个条的一些部分。在回蚀刻之后，位于沟槽的底部处的硅层的一些底部保留。从硅层的剩余部分选择性生长锗层，并且在选择性生长锗层之后，多个条的暴露部分保持暴露。

技术领域

本发明的实施例涉及形成半导体器件的方法。

背景技术

集成电路(IC)材料和设计中的技术进步已经产生了多代IC，其中每一代都比前一代具有更小和更复杂的电路。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量)通常增加，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。

这种按比例缩小也已经增大了处理和制造IC的复杂度，并且为了实现这些进步，需要IC处理和制造中的类似的发展。例如，已经引入鳍式场效应晶体管(FinFET)以替代平面晶体管。已经开发了FinFET的结构和制造FinFET的方法。

发明内容

本发明的实施例提供了一种形成半导体器件的方法，包括：在多个条上沉积第一硅层，其中，在所述多个条之间存在沟槽；回蚀刻所述第一硅层以去除所述第一硅层的顶部，并且暴露所述多个条的一些部分，其中，在所述回蚀刻之后，位于所述沟槽的底部处的所述第一硅层的一些底部保留；以及选择性生长第一锗层，其中，所述第一锗层从所述第一硅层的剩余部分选择性生长，并且在选择性生长所述第一锗层之后，所述多个条的暴露部分保持暴露。

本发明的另一实施例提供了一种形成半导体器件的方法，包括：基于多个半导体鳍形成源极/漏极区，其中，所述多个半导体鳍位于多个伪栅极堆叠件之间；在所述源极/漏极区和所述多个伪栅极堆叠件上形成介电层；在所述介电层上沉积第一硅层；回蚀刻所述第一硅层，所述第一硅层的一些部分保留；在所述第一硅层的剩余部分上生长第一锗层；在所述第一锗层上生长第二硅层；在所述第二硅层上生长第二锗层；实施平坦化以平坦化所述第二锗层；用替换栅极替换所述多个伪栅极堆叠件；以及去除所述第一硅层、所述第一锗层、所述第二硅层和所述第二锗层。

本发明的又一实施例提供了一种形成半导体器件的方法，包括：形成包括多个第一条的第一条组和包括多个第二条的第二条组，其中，所述多个第一条之间具有第一沟槽，并且所述多个第二条之间具有第二沟槽，并且所述第一条组与所述第二条组相邻，所述第一条组和所述第二条组之间的间隔宽于所述第一沟槽之间的间隔和所述第二沟槽之间的间隔；在所述多个第一条和所述多个第二条上沉积第一硅层；回蚀刻所述第一硅层，所述第一硅层的部分保留在所述第一沟槽和所述第二沟槽的底部处；以及在所述第一硅层的剩余部分上选择性地生长第一锗层，其中，所述第一锗层完全填充所述第一沟槽和所述第二沟槽，并且所述第一条组和所述第二条组之间的所述间隔具有未由所述第一锗层填充的部分。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图20A和图20B是根据一些实施例的在鳍式场效应晶体管(FinFET)的形成中的中间阶段的立体图和截面图。

图21至图27示出了根据一些实施例的间隙填充工艺中的中间阶段的截面图。

图28示出了根据一些实施例的用于形成FinFET的工艺流程图。

图29示出了根据一些实施例的间隙填充工艺的工艺流程图。

具体实施方式