[发明专利]一种带隙基准电路

权利要求书

1.一种带隙基准电路，其特征在于，包括：

主体电路，包括运算放大器、第一晶体管、第二晶体管、第一PMOS管、第二PMOS管、第一电阻、第二电阻和第三电阻，所述运算放大器的反相输入端与所述第一晶体管的发射极耦合，所述运算放大器的同相输入端与所述第二晶体管的发射极通过所述第三电阻耦合，所述第一PMOS管、所述第二PMOS管的源极均与电源端连接，所述第一PMOS管、所述第二PMOS管的栅极均与所述运算放大器的输出端耦合，所述第一PMOS管的漏极以及所述第一电阻的一端均与所述反相输入端耦合，所述第二PMOS管的漏极以及所述第二电阻的一端均与所述同相输入端耦合，所述第一电阻、所述第二电阻的另一端均接地；

电压输出模块，所述电压输出模块包括N条并联的输出支路，每条输出支路包括分路PMOS管和分路参考电阻，每条输出支路中的分路PMOS管的源极均与所述电源端连接，每条输出支路中的分路PMOS管的栅极均与所述运算放大器的输出端耦合，每条输出支路中的分路PMOS管的漏极与该支路中的分路参考电阻的一端连接，该支路中的分路参考电阻的另一端接地，所述N条输出支路并联成一路后连接输出端，所述输出端输出带隙基准电压，其中，N为大于1的整数。

2.如权利要求1所述的电路，其特征在于，所述每条输出支路中的所述分路参考电阻为参考电阻电路接入的电阻，所述参考电阻电路中串联M个电阻，所述M个电阻中第1个电阻的一端连接该输出支路中分路PMOS管的漏极，所述M个电阻中最后一个电阻的一端通过一个接地电阻接地，所述M个电阻中每个电阻的一端通过选择开关与输出带隙基准电压的所述输出端连接，当该电阻对应的选择开关闭合时，表明该电阻接入至所述参考电阻，其中，M为大于0的整数。

3.如权利要求2所述的电路，其特征在于，所述M个电阻的阻值相同。

4.如权利要求1所述的电路，其特征在于，所述每条输出支路中的所述分路参考电阻为阻值可调的电阻。

5.如权利要求1所述的电路，其特征在于，所述N条输出支路中任意一条支路中的分路PMOS管的漏极与所述运算放大器的反馈电压引脚Vref连接。

6.如权利要求1所述的电路，其特征在于，所述每条输出支路中的所述分路参考电阻的阻值相同。

7.如权利要求1所述的电路，其特征在于，所述N条输出支路中每条支路中的分路PMOS管的尺寸相同。