[发明专利]半导体装置及其制造方法在审
申请号: | 201810047268.9 | 申请日: | 2018-01-18 |
公开(公告)号: | CN109119467A | 公开(公告)日: | 2019-01-01 |
发明(设计)人: | 小林仁 | 申请(专利权)人: | 株式会社东芝;东芝电子元件及存储装置株式会社 |
主分类号: | H01L29/423 | 分类号: | H01L29/423;H01L29/78;H01L21/336;H01L21/28 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 牛玉婷 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 焊盘 电极部件 上表面 宽度方向中央部 半导体装置 半导体板 绝缘膜 宽度方向端部 高度差 制造 接触件 两端部 配置 覆盖 | ||
1.一种半导体装置,其中,具备:
半导体板;
第1电极部件,设置在所述半导体板内;
第1绝缘膜,设置在所述半导体板的第1面上,覆盖所述第1电极部件;
第1焊盘,设置在所述第1绝缘膜上,连接于所述第1面;
第2焊盘,设置在所述第1绝缘膜上,与所述第1焊盘分离;以及
接触件,将所述第2焊盘连接到所述第1电极部件;
所述第1电极部件具有:
第1部分,配置在所述第1焊盘的正下方区域;以及
第2部分,配置在所述第2焊盘的正下方区域;
所述第1部分中的宽度方向两端部的上表面位于比所述第1部分中的宽度方向中央部的上表面靠上方的位置;
所述第2部分的上表面中的宽度方向端部与宽度方向中央部的高度差小于所述第1部分的上表面中的宽度方向端部与宽度方向中央部的高度差。
2.如权利要求1所述的半导体装置,其中,
所述第2部分的宽度小于所述第1部分的宽度。
3.如权利要求1或2所述的半导体装置,其中,
所述第2部分的厚度比所述第1部分的厚度薄。
4.如权利要求1或2所述的半导体装置,其中,
还具备:
第3焊盘,设置在所述半导体板的第2面上;以及
第2电极部件,设置在所述第1电极部件与所述第3焊盘之间,宽度小于所述第1部分的宽度。
5.如权利要求4所述的半导体装置,其中,
所述第2电极部件具有:
下部分;以及
上部分,设置在所述下部分上,宽度比所述下部分粗。
6.一种半导体装置的制造方法,其中,具备如下工序:
在半导体层的上部形成在第1方向上延伸的沟槽的工序;
在所述沟槽的内表面上形成第1绝缘膜,并且在所述沟槽的下部内形成第1电极部件的工序;
在所述沟槽的上部内形成第2绝缘膜的工序;
在第1区域中,在所述第2绝缘膜的上表面形成第1凹部的工序;
在从所述第1区域观察时位于所述第1方向的第2区域中,在所述第1绝缘膜的上表面以及所述第2绝缘膜的上表面,形成比所述第1凹部宽且比所述第1凹部深的第2凹部的工序;
在所述半导体层的露出面上形成第3绝缘膜的工序;
形成将所述第1凹部填满而不将所述第2凹部填满的导电膜的工序;
通过将所述导电膜选择性地除去,在所述第1凹部内以及所述第2凹部的内表面上形成第2电极部件的工序;
以将所述半导体层以及所述第2电极部件覆盖的方式形成第4绝缘膜的工序;以及
在所述第4绝缘膜内,形成与所述第2电极部件中的所述第1凹部内形成的部分连接的接触件的工序。
7.如权利要求6所述的半导体装置的制造方法,其中,
形成所述第2电极部件的工序具有如下工序:
在所述第2区域中形成将所述沟槽的正上方区域覆盖的掩膜的工序;以及
使用所述掩膜对所述导电膜实施各向同性蚀刻的工序。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝;东芝电子元件及存储装置株式会社,未经株式会社东芝;东芝电子元件及存储装置株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810047268.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:薄膜晶体管及其制作方法
- 下一篇:一种屏蔽栅DMOS器件
- 同类专利
- 专利分类