[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法包括，主要先形成一位线结构于基底上，然后形成第一间隙壁、第二间隙壁以及第三间隙壁环绕位线结构，形成层间介电层于位线结构上，平坦化层间介电层，去除层间介电层以及第二间隙壁以于第一间隙壁以及第三间隙壁之间形成一凹槽，之后再形成一衬垫层于凹槽内。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种制作动态随机存取存储器元件的位线结构的方法。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。

一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。

发明内容

本发明一实施例公开一种制作半导体元件的方法，其主要先形成一位线结构于基底上，然后形成第一间隙壁、第二间隙壁以及第三间隙壁环绕位线结构，形成层间介电层于位线结构上，平坦化层间介电层，去除层间介电层以及第二间隙壁以于第一间隙壁以及第三间隙壁之间形成一凹槽，之后再形成一衬垫层于凹槽内。

本发明另一实施例公开一种半导体元件，其主要包含：一位线结构设于基底上；第一间隙壁环绕位线结构；第二间隙壁设于第一间隙壁侧壁，其中第二间隙壁包含一下半部以及一上半部且下半部及上半部包含不同材料；以及第三间隙壁设于第二间隙壁侧壁。

本发明又一实施例公开一种半导体元件，其主要包含：一位线结构设于基底上；第一间隙壁环绕位线结构；第二间隙壁设于第一间隙壁侧壁；第三间隙壁设于第二间隙壁侧壁；以及一气孔设于第二间隙壁正下方。

附图说明

图1为本发明制作一动态随机存取存储器元件的上视图；

图2至图10为图1中沿着切线AA’方向制作动态随机存取存储器元件的位线的方法示意图；

图11为本发明一实施例的半导体元件的结构示意图。

主要元件符号说明

10 动态随机存取存储器元件 12 位线结构

14 字符线 16 基底

18 主动区(有源区) 20 存储单元区

22 栅极 24 浅沟绝缘

26 位线结构 28 位线结构

30 第一间隙壁 32 第二间隙壁

34 导电层 36 金属层

38 掩模层 40 堆叠层

42 衬垫层 44 层间介电层

46 第三间隙壁 48 掩模层

50 凹槽 52 衬垫层