[发明专利]锁相环电路、多锁相环系统及其输出相位同步方法

权利要求书

1.一种锁相环电路，其特征在于，所述锁相环电路至少包括：

鉴频鉴相器、电荷泵、压控振荡器、分频器及采样器；

所述分频器连接所述锁相环电路的输出信号，对所述输出信号进行分频以得到分频信号；

所述采样器连接于所述分频器的输出端及所述压控振荡器的输出端，基于所述输出信号对所述分频信号进行采样得到反馈信号，以确保所述反馈信号的相位与所述输出信号的相位保持一致；

所述鉴频鉴相器连接于所述采样器的输出端，并接收输入晶振信号，鉴别所述采样器输出的反馈信号及所述输入晶振信号的相位差，并基于所述相位差输出相应的脉冲信号；

所述电荷泵连接于所述鉴频鉴相器的输出端，基于所述脉冲信号产生调谐电压；

所述压控振荡器连接于所述电荷泵的输出端，基于所述调谐电压调整所述压控振荡器输出的振荡信号的频率，所述振荡信号作为所述锁相环电路的输出信号，进而实现所述输出信号与所述输入晶振信号的相位一致。

2.根据权利要求1所述的锁相环电路，其特征在于：所述锁相环电路还包括连接于所述电荷泵输出端的环路滤波器，所述环路滤波器将所述电荷泵输出的调谐电压的高频成分滤除。

3.根据权利要求2所述的锁相环电路，其特征在于：所述环路滤波器为二阶无源低通滤波器。

4.根据权利要求1所述的锁相环电路，其特征在于：所述锁相环电路还包括连接于所述采样器的输出端，并接收所述输入晶振信号的数字逻辑单元；所述数字逻辑单元比较所述反馈信号及所述输入晶振信号的频率得到频率差，再基于所述频率差输出数字控制比特，以改变所述输出信号的频率范围。

5.根据权利要求1所述的锁相环电路，其特征在于：所述采样器采用D触发器，所述D触发器的数据输入端连接所述分频器的输出端、时钟输入端连接所述压控振荡器的输出端、输出端连接所述鉴频鉴相器的输入端。

6.根据权利要求1或5所述的锁相环电路，其特征在于：所述采样器为真单相时钟型D触发器。

7.一种多锁相环系统，其特征在于，所述多锁相环系统至少包括：

多个如权利要求1～6任意一项所述的锁相环电路，各锁相环电路接收同一输入晶振信号，各锁相环电路的输出信号的相位均保持一致。

8.根据权利要求7所述的多锁相环系统，其特征在于：所述输入晶振信号到各锁相环电路的延时相同。

9.根据权利要求7或8所述的多锁相环系统，其特征在于：所述输入晶振信号与各锁相环电路连接的金属线的长度及宽度一致。

10.一种多锁相环输出相位同步方法，采用如权利要求7-9任意一项所述的多锁相环系统实现，其特征在于，所述多锁相环输出相位同步方法至少包括：

各锁相环电路分别调整分频信号的相位以得到反馈信号，所述反馈信号的相位与输出信号的相位一致，鉴别输入晶振信号与所述反馈信号的相位差，根据所述相位差调整所述锁相环电路的输出信号的相位，进而消除电路延时的影响，确保各锁相环电路的输出信号的相位均保持一致，其中，各锁相环电路接收的输入晶振信号的相位一致。