[发明专利]锁相环电路、多锁相环系统及其输出相位同步方法

说明书

本发明提供一种锁相环电路、多锁相环系统及其输出相位同步方法，包括：对输出信号进行分频的分频器；基于输出信号对分频信号进行采样得到反馈信号，以确保反馈信号的相位与输出信号的相位保持一致的采样器；鉴别采样器输出的反馈信号及述输入晶振信号的相位差产生脉冲信号的鉴频鉴相器；基于脉冲信号产生调谐电压的电荷泵；基于调谐电压调整输出信号频率的压控振荡器。本发明采用采样方法实现反馈信号与锁相环电路输出信号的相位一致，以此使输出信号与输入晶振信号之间的相位一致性大大提高；同时，在多锁相环系统中确保各锁相环电路的输出信号的相位保持一致，提高系统性能。

技术领域

本发明涉及无线通信集成电路技术领域，特别是涉及一种锁相环电路、多锁相环系统及其输出相位同步方法。

背景技术

锁相环(phase locked loop，PLL)，顾名思义就是锁定相位的环路，是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。锁相环是无线电发射中使频率稳定的一种方法，为了保持频率不变，就要求晶振与锁相环输出信号的相位差不发生改变，如果有相位差的变化，则通过与相位差相关的电压调整锁相环输出信号的相位，直到相位差恢复，达到锁相的目的。

在以波束成形或者定向为目标的MIMO(Multiple Input Multiple Output，多输入多输出)系统中，射频前端需要满足相位同步，即所有收发机都应提供相位一致的本振信号。然而，采用传统的Type-II型的锁相环结构，可以实现单个锁相环的分频器输出和参考时钟相位对齐，但由于各个锁相环的电压、温度不同并且电路存在不匹配，各个锁相环的分频器输出信号和压控振荡器输出信号的相位存在不同程度上的延时误差，由此导致，即使输入所有收发机锁相环的晶振信号相位一致，由于分频器延时不同的关系，最终每个收发机的提供的本振信号不能保持相位一致。

因此，如何避免电压、温度等因素造成的延时误差对各收发机输出信号的相位产生不同影响，导致各收发机输出信号的相位不一致的问题已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种锁相环电路、多锁相环系统及其输出相位同步方法，在不增加芯片复杂度的情况下用以消除由于PVT变化引起的分频器延时不同的问题。

为实现上述目的及其他相关目的，本发明提供一种锁相环电路，所述锁相环电路至少包括：

鉴频鉴相器、电荷泵、压控振荡器、分频器及采样器；

所述分频器连接所述锁相环电路的输出信号，对所述输出信号进行分频以得到分频信号；

所述采样器连接于所述分频器及所述压控振荡器的输出端，基于所述输出信号对所述分频信号进行采样得到反馈信号，以确保所述反馈信号的相位与所述输出信号的相位保持一致；

所述鉴频鉴相器连接于所述采样器的输出端，并接收输入晶振信号，鉴别所述采样器输出的反馈信号及所述输入晶振信号的相位差，并基于所述相位差输出相应的脉冲信号；

所述电荷泵连接于所述鉴频鉴相器的输出端，基于所述脉冲信号产生调谐电压；

所述压控振荡器连接于所述电荷泵的输出端，基于所述调谐电压调整所述压控振荡器输出的振荡信号的频率，所述振荡信号作为所述锁相环电路的输出信号，进而实现所述输出信号与所述输入晶振信号的相位一致。

优选地，所述锁相环电路还包括连接于所述电荷泵输出端的环路滤波器，所述环路滤波器将所述电荷泵输出的调谐电压的高频成分滤除。

更优选地，所述环路滤波器为二阶无源低通滤波器。