[发明专利]存储装置

说明书

实施方式提供一种能够提高集成度的存储装置。实施方式的存储装置具备：多条字线，在与第1方向及第2方向正交的第3方向上积层；多条主位线，包含第1主位线，且在第2方向上伸长；多个晶体管，包含第1与第2晶体管，第1与第2晶体管的第1方向的通道宽度宽于多条主位线的第1方向的宽度；第1副位线群，包含多条副位线，在第3方向上伸长，包括第1副位线及第2副位线，所述第1副位线与第1主位线之间隔着第1晶体管而电连接，所述第2副位线与第1主位线之间隔着第2晶体管而电连接，且与第1副位线相邻，假设性连结第1副位线与第2副位线的线段与第2方向交叉；以及电阻变化层，设置在多条字线与多条副位线之间。

[相关申请案]

本申请案享有以日本专利申请案2017-178984号(申请日：2017年9月19日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

实施方式涉及一种存储装置。

背景技术

电阻变化型存储器是通过对存储单元的电阻变化层施加电压，而在高电阻状态与低电阻状态之间转变。例如，如果将高电阻状态定义为数据“0”，将低电阻状态定义为数据“1”，那么存储单元能够存储“0”与“1”的1比特数据。为提高电阻变化型存储器的集成度，有形成立体地配置存储单元所得的三维构造的情况。期待进一步提高具有三维构造的电阻变化型存储器的集成度。

发明内容

实施方式提供一种能够提高集成度的存储装置。

实施方式的存储装置具备：第1字线群，包含多条字线，所述多条字线具有平行于第1方向及与所述第1方向正交的第2方向的平板形状，且在与所述第1方向及所述第2方向正交的第3方向上积层；多条主位线，包含第1主位线，且在所述第2方向上伸长；多个晶体管，包含第1晶体管及第2晶体管，所述第1晶体管及所述第2晶体管的所述第1方向的通道宽度宽于所述主位线的所述第1方向的宽度，且至少一部分设置在所述第1字线群的所述多条字线与所述多条主位线之间；第1副位线群，包含多条副位线，所述多条副位线包含第1副位线及第2副位线，所述第1副位线与所述第1主位线之间隔着所述第1晶体管而电连接，所述第2副位线与所述第1主位线之间隔着所述第2晶体管而电连接，且与所述第1副位线相邻，假想地连结所述第1副位线与所述第2副位线的线段与所述第2方向交叉，所述多条副位线在所述第3方向上伸长，与所述第1字线群的所述多条字线交叉，且分别以中间隔着所述多个晶体管中的任一个的方式与所述多条主位线中的任一条电连接；以及电阻变化层，设置在所述第1字线群的所述多条字线的每一条与所述第1副位线群的所述多条副位线的每一条之间。

附图说明

图1是第1实施方式的存储装置的框图。

图2是第1实施方式的存储单元阵列的等效电路图。

图3是第1实施方式的存储装置的存储单元阵列的示意俯视图。

图4是第1实施方式的存储装置的存储单元阵列的示意剖视图。

图5是第1实施方式的存储装置的存储单元阵列的示意剖视图。

图6是第2实施方式的存储装置的存储单元阵列的示意俯视图。

图7是第2实施方式的存储装置的存储单元阵列的示意剖视图。

具体实施方式

以下，一边参照附图，一边说明本发明的实施方式。此外，以下说明中，对相同或类似的部件标注相同符号，对于已说明过一次的部件等适当省略其说明。

此外，本说明书中，为方便起见，有时使用“上部”或“下部”这种用语。所谓“上部”、“下部”只不过是表示附图内的相对位置关系的用语，并不是规定相对于重力的位置关系的用语。