[发明专利]具有改善的电力输送的嵌入式多管芯互连桥在审
申请号: | 201810058578.0 | 申请日: | 2018-01-22 |
公开(公告)号: | CN108461478A | 公开(公告)日: | 2018-08-28 |
发明(设计)人: | H·刘;K·S·吴 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L23/538 | 分类号: | H01L23/538;H01L21/48;H01L25/18;H01L21/60 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 林金朝;王英 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路管芯 电源电压信号 多芯片封装 导体 数据信号 多管芯 互连桥 嵌入式 背面 集成电路封装 印刷电路板 电力输送 接触焊盘 电隔离 耦合到 基底 通信 | ||
1.一种集成电路封装,包括:
封装基底;以及
安装在所述封装基底上的集成电路管芯,其中,所述封装基底包括:
嵌入在所述封装基底内的硅管芯,其中,所述硅管芯具有面对所述集成电路管芯的正面和与所述正面相对的背面;以及
从所述硅管芯的所述背面电耦合至所述硅管芯的导电路径。
2.根据权利要求1所述的集成电路封装,其中,所述导电路径向所述硅管芯供应电力。
3.根据权利要求1所述的集成电路封装,还包括:
安装在所述封装基底上并且通过所述硅管芯与所述集成电路管芯进行通信的附加集成电路管芯。
4.根据权利要求1所述的集成电路封装,其中,所述封装基底还包括:
导电层,在所述导电层上安装所述硅管芯,其中,所述导电路径连接至所述导电层。
5.根据权利要求4所述的集成电路封装,其中,所述封装基底还包括:
介入在所述硅管芯与所述导电层之间的图案化的粘合层。
6.根据权利要求5所述的集成电路封装,其中,所述封装基底还包括:
形成在所述硅管芯的所述背面并且被所述图案化的粘合层围绕的导电焊盘。
7.根据权利要求6所述的集成电路封装,其中,所述硅管芯包括:
导电布线迹线;以及
耦合在所述导电布线迹线与所述导电焊盘之间的微过孔。
8.根据权利要求4所述的集成电路封装,其中,所述导电层包括相互电隔离的多个导电区域。
9.根据权利要求8所述的集成电路封装,其中,所述多个导电区域包括被偏置到不同的电压电平的至少两个导电区域。
10.根据权利要求1所述的集成电路封装,其中,所述硅管芯包括:
从所述硅管芯的所述背面延伸至所述硅管芯的所述正面的多个穿硅过孔。
11.一种用于制造集成电路封装的方法,包括:
形成第一电介质层;
穿过所述第一电介质层形成过孔;
在所述第一电介质层上形成与所述过孔直接物理接触的导电层;
将硅管芯安装在所述导电层上;以及
形成覆盖所述硅管芯的附加电介质层。
12.根据权利要求11所述的方法,还包括:
将第一集成电路管芯安装在所述附加电介质层上;以及
将第二集成电路管芯安装在所述附加电介质层上,其中,所述硅管芯包括将所述第一集成电路管芯耦合至所述第二集成电路管芯的导电布线迹线。
13.根据权利要求11所述的方法,还包括:
在形成所述附加电介质层之前,在所述第一电介质层上形成第二电介质层;
在所述第二电介质层中形成直接处于所述导电层之上的腔,其中,将所述硅管芯安装在所述导电层上包括将所述硅管芯插入到所述腔中。
14.根据权利要求11所述的方法,还包括:
在所述硅管芯与所述导电层之间形成图案化的粘合层,其中,所述图案化的粘合层具有多个开口。
15.根据权利要求11所述的方法,其中,形成所述导电层包括形成相互电隔离的多个导电区域。
16.一种电路,包括:
包括嵌入的硅管芯的封装基底;
安装在所述封装基底上的第一集成电路管芯;以及
安装在所述封装基底上的第二集成电路管芯,其中,所述硅管芯具有面对所述第一集成电路管芯和所述第二集成电路管芯的正面以及与所述正面相对的背面,并且其中,所述硅管芯从其背面接收电力。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810058578.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种电熔丝器件及其制造方法
- 下一篇:有机发光显示装置