[发明专利]半导体集成电路装置

说明书

本发明提供能够抑制本相中的误动作的半导体集成电路装置。在psupgt;‑/supgt;型的半导体基板(30)的正面的表面层设有被HVJT(23)分离，且构成高侧电路区(21)的多个n型阱区(33)。在n型阱区(33)的内部，沿着大致矩形的n型阱区(33)的三个边(33a、33d、33b)选择性地设置有p型分离区(35)，在n型阱区(33)的被p型分离区(35)包围的区域配置有高侧驱动电路(12)。另外，在n型阱区(33)的内部，沿着n型阱区33的配置有p型分离区(35)的边(33a、33d、33b)以外的边(33c)设有第一VB拾取区(36)。至少一组相邻的n型阱区(33)的配置有第一VB拾取区(36)的边(33c)彼此隔着相间区域(24)(p型扩散区34)对置。

技术领域

本发明涉及半导体集成电路装置。

背景技术

以往，已知如下的分离方式，即，在高耐压集成电路装置(HVIC：High VoltageIntegrated Circuit)中，使用将设置于同一半导体基板(半导体芯片)的高电位侧(高侧)电路区与低电位侧(低侧)电路区用设置于这些电路区之间的高耐压结终端区(HVJT：HighVoltage Junction Termination region)进行电分离的高耐压结。

HVIC具有如下功能：将以作为低侧电路区的基准电位的接地电位(ground)GND为基准的输入信号变换成以高侧电路区的基准电位VS为基准且电位比接地电位GND的电位高的信号，并向外部输出。通过该功能，HVIC能够在构成半桥电路的高侧(上臂)的IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)的栅极驱动等中使用。

这样，由于HVIC用于高侧电路区与低侧电路区之间的信号传递，所以需要在这些的电位不同的区域之间进行电分离。作为将该电位不同的区域之间电分离的分离方式，提出了几种方式，但是利用p型扩散区与n型扩散区之间的pn结来形成上述HVJT的自分离方式能够最低廉地制作(制造)HVIC。扩散区是指通过离子注入等向半导体基板导入杂质而形成的区域。

在自分离方式中，利用形成于p型半导体基板的表面层的扩散深度更深的n型扩散区与p型半导体基板的除了该n型扩散区以外的部分(以下，称为p型基板区)之间的pn结而使该n型扩散区与p型基板区自分离。p型基板区被固定到接地电位GND，n型扩散区被固定到高侧驱动电路的最高电位VB。由该n型扩散区构成高侧电路区，在该n型扩散区配置高侧驱动电路。

通常，由于高侧电路区的电位比接地电位GND高，所以n型扩散区与p型基板区之间的pn结被反向偏置，不流通电流。然而，如果因噪声等而导致高侧电路区的电位比接地电位GND低(产生负电压浪涌)，则n型扩散区与p型基板区之间的pn结被正向偏置，流通大电流。在该电流过量地流入到电路区的情况下，担心诱发配置于该电路区的电路部的误动作。

作为防止这样的电路部的误动作的HVIC，提出了如下装置。在沿着具有大致矩形的平面形状的高侧电路区的三个边而包围高侧电路区的中央部的大致C字状的布局中配置有p型分离区。在高侧电路区的没有配置p型分离区的剩余的一个边配置有用于从半导体芯片引出(拾取)高侧驱动电路的最高电位VB的接触区(以下，称为VB拾取区)(例如，参照下述专利文献1(第0081～0082段、图1))。

在下述专利文献1中，流过由p型分离区与n型扩散区(高侧电路区)之间的pn结形成的寄生二极管的载流子(电子/空穴)主要经由用于拾取高侧驱动电路的最高电位VB的VB拾取区附近流向高侧电路区。因此，当在高侧电路区(本相)产生负电压浪涌时，包围该高侧电路区的周围的p型分离区成为电位势垒，空穴向该高侧电路区的注入得到抑制。即，因本相产生的噪声而导致的在本相的电路部的误动作得到抑制。