[发明专利]应变沟道的场效应晶体管

说明书

本发明提供了具有应变SiGe沟道的半导体和用于制造这种器件的方法。在实施例中，半导体器件包括：衬底，衬底包括至少两个隔离部件；鳍状衬底，位于至少两个隔离部件之间并且位于至少两个隔离部件的上方；以及外延层，位于鳍状衬底的露出部分的上方。根据一方面，外延层可以位于鳍状衬底的顶面和侧面上。根据另一方面，鳍状衬底可以基本上完全位于至少两个隔离部件的上方。

本申请要求是于2012年3月9日提交的申请号为201210062255.1的名称为“应变沟道的场效应晶体管”的发明专利申请的分案申请。

技术领域

本发明涉及半导体领域，更具体地，本发明涉及应变沟道的场效应晶体管。

背景技术

为了改善可制造性和性能，已经开发了金属氧化物半导体场效应晶体管(MOSFET)结构的变型例。一种变型例被称作“鳍状场效应晶体管(finFET)”，该晶体管包括：诸如硅的材料的带或“鳍”；和形成围绕位于三个露出侧面上的鳍的栅极。器件的沟道区域位于鳍内，并且已经开发了将应力引入这种带或鳍。

硅锗(SiGe)鳍位于互补金属氧化物半导体(CMOS)器件的沟道区域内，将该硅锗鳍用于提高场效应晶体管(FET)的性能。然而，当将鳍长度按比例放大至更大长度时，传递到鳍上轴应力分量可能弛豫，并且导致小于最佳finFET性能。

发明内容

本发明提供了多个不同实施例。根据一个实施例，提供了半导体器件。该器件包括：衬底，包括至少两个隔离部件；鳍状衬底，被设置在至少两个隔离部件之间和上方；以及外延层，被设置在鳍状衬底的露出部分的上方。根据一方面，可以将外延层设置在鳍状衬底的顶面和侧壁上。根据另一方面，鳍状衬底可以基本上完全被设置在至少两个隔离部件的上方。

其中，衬底、鳍状衬底、以及外延层中的每一个均包括：硅(Si)、锗(Ge)、Si和Ge的组合、III-V族化合物、或者其组合。

其中，鳍状衬底或者外延层具有形成PMOS器件的压缩单轴向应变，或者其中，鳍状衬底或者外延层具有形成NMOS器件的拉伸单轴向应变。

其中，鳍状衬底垂直地基本上完全设置在至少两个隔离部件上方。

其中，外延层垂直地设置在至少两个隔离部件的蚀刻区域上方，并且设置在鳍状衬底的顶面和侧壁上。

其中，外延层为由硅组成的钝化层。

该器件还包括：鳍状衬底缓冲区域，设置在鳍状衬底的下方。

该器件还包括：栅电极，设置在外延层上方，或者设置在鳍状衬底上方。

在又一实施例中，半导体器件包括：衬底，包括至少两个隔离部件；衬底缓冲区域，被设置在至少两个隔离部件之间，以及鳍状衬底，被设置在衬底缓冲区域的上方，在至少两个隔离部件之间，以及垂直地基本上完全位于至少两个隔离部件的上方。该器件还包括：源极/漏极外延层，被设置在鳍状衬底的顶面和侧壁上。

其中，衬底、衬底缓冲区域、鳍状衬底、以及外延层中的每一个均包括：硅(Si)、锗(Ge)、Si和Ge的组合、III-V族化合物、或者其组合。

其中，鳍状衬底为应变的SiGe沟道层，由在约25％和约50％之间的Ge组成，具有在约100nm和约200nm之间的长度，在约10nm和约20nm之间的宽度，以及在约10nm和约40nm之间的厚度。

其中，鳍状衬底为应变的SiGe沟道层，由约50％的Ge组成，具有约100nm的长度，约10nm的宽度，以及位于至少两个隔离部件上方约10nm的高度。

该器件还包括：栅电极，设置在应变的SiGe沟道层上方；以及隔离件，与栅电极的侧面相邻设置。