[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：形成芯片，所述芯片表面具有芯片焊盘，所述芯片焊盘的表面被保护层覆盖；采用打线工艺形成键合引线，所述键合引线的一端穿过所述保护层与所述芯片焊盘连接。所述方法使得半导体器件的性能得到提高。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

晶圆级封装(Wafer Level Packaging，简称WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术。与陶瓷无引线芯片载具(Ceramic Leadless ChipCarrier)或有机无引线芯片载具(Organic Leadless Chip Carrier)等模式相比，晶圆级封装技术具有更轻、更小、更短、更薄以及更廉价等优点。晶圆级封装技术是能够将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，因而成为当前封装领域的热点和未来发展的趋势。

然而，现有技术的封装结构的性能有待提高。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：形成芯片，所述芯片表面具有芯片焊盘，所述芯片焊盘的表面被保护层覆盖；采用打线工艺形成键合引线，所述键合引线的一端穿过所述保护层与所述芯片焊盘连接。

可选的，所述保护层的材料为SiON或SiN。

可选的，所述保护层的厚度为10埃～100埃。

可选的，形成所述芯片的形成方法包括：提供晶圆，所述晶圆表面具有初始焊盘；在所述初始焊盘表面形成初始保护层；切割所述晶圆，形成所述芯片，且使所述初始焊盘形成位于芯片表面的芯片焊盘，使所述初始保护层形成位于芯片焊盘表面的保护层。

可选的，所述保护层位于所述芯片表面和所述芯片焊盘表面；或者，所述保护层仅位于所述芯片焊盘表面。

可选的，还包括：提供引线框架，所述引线框架包括载台片和包围所述载台片的若干引脚；在进行所述打线工艺之前，将所述芯片固定在所述载台片表面；所述键合引线的另一端与引脚连接。

可选的，所述芯片焊盘的材料包括铝。

本发明还提供一种半导体器件，包括：芯片；位于所述芯片表面的芯片焊盘；位于所述芯片焊盘表面的保护层；键合引线，所述键合引线的一端穿过所述保护层与所述芯片焊盘连接。

可选的，所述保护层的材料为SiON或SiN。

可选的，所述保护层的厚度为10埃～100埃。

可选的，所述保护层位于所述芯片表面和所述芯片焊盘表面；或者，所述保护层仅位于所述芯片焊盘表面。

可选的，还包括：引线框架，所述引线框架包括载台片和包围所述载台片的若干引脚；所述芯片固定于所述载台片表面；所述键合引线的另一端与所述引脚连接。

可选的，所述芯片焊盘的材料包括铝。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案提供的半导体器件的形成方法中，在打线工艺中，键合引线的一端能够穿过所述保护层与所述芯片焊盘连接，保证键合引线与芯片焊盘的电学连接。由于在进行打线工艺之前，所述芯片焊盘的表面被保护层覆盖，而所述保护层能够保护所述芯片焊盘，隔离所述芯片焊盘与工艺环境中的水汽和氟离子，因此避免芯片焊盘直接处于具有水汽和氟离子的环境中，进而避免芯片焊盘表面生长晶粒，避免键合引线和芯片焊盘重新生长的表面结合。这样使得在打线工艺的过程中，键合引线的一端和芯片焊盘之间的结合较为牢固，避免键合引线在芯片焊盘表面脱落，从而提高了半导体器件的性能。