[发明专利]一种芯片内逻辑模型的测试方法及装置

说明书

本发明涉及芯片技术，特别涉及一种芯片内逻辑模型的测试方法及装置。用以在不占用大量逻辑资源的前提下，提高逻辑模型的测试效率和故障覆盖率。该方法为：按照预设的棋盘格式生成测试向量集合，并通过在待测试的逻辑模型中的RAM内写入和读取所述测试向量集合中的测试向量，来完成对RAM的故障测试；其中，在RAM内，每一个存储位均采用了取值相反的两种逻辑值进行了读和写的覆盖，这样，无需对FPGA芯片进行重配置即可以实现RAM检测，并且采用的检测电路结构简单易实现，且占用较少的逻辑资源，从而可以在不占用大量逻辑资源的前提下，准确、全面地检测逻辑模型中的RAM的各类故障，进而提高测试效率和故障覆盖率。

技术领域

本发明涉及芯片技术，特别涉及一种芯片内逻辑模型的测试方法及装置。

背景技术

已有技术中，数字通信基带芯片内的数据链路存在大量的先入先出(Fisrt InFirst Out，FIFO)模型，用于进行流控反压及跨时钟域处理，FIFO模型的故障会直接影响通信信号传输，因此，需要采用有效手段对各类芯片内的FIFO模型进行测试。

目前，现场可编程门阵列(Field－Programmable Gate Array，FPGA)芯片是一种常用的数字通信基带芯片，FPGA芯片制造基于静态随机存取存储器(Static RandomAccess Memory，SRAM)结构，具有在线灵活可配置性，其基本单元由查找表(Look-UpTable，LUT)，寄存器(Register)，随机存取存储器(Random-Access Memory，随机存取存储器)RAM等构成，相对于专用芯片(ASIC)，其更易受单粒子翻转(Single Electron Upset，SEU)产生软失效。因此设备厂商在使用FPGA芯片时，都会对FPGA芯片进行测试。

在FPGA芯片内部，数据链路大量使用FIFO模型进行流量控制和跨时钟域处理，例如，参阅图1所示，图1中展示的是一种FIFO模型，包括块存储器(Block RAM)，写地址指针控制器，简称写指针(Write Pointer)，读地址指针控制器，简称读指针(Read Pointer)，写状态指示逻辑(Write Status Flag Logic)和读状态指示逻辑(Read Status Flag Logic)等五部分。

FIFO模型通常情况下会发现以下几类故障：1、RAM的固定型故障(如，SA0故障、SA1故障)；2、RAM中图形敏感故障；3、RAM中相邻bit耦合故障；4、RAM的读写地址耦合故障(CF)；5、RAM的寻址故障(AF)。

可见，FIFO模型使用的主要逻辑资源是RAM及周边控制电路，因此，FIFO模型发生的故障都是围绕RAM产生的。

已有技术下，最常采用的测试方法，根据是否基于应用场景，分为应用无关测试方法和应用相关测试方法。

1、应用无关测试方法。

通常是指针对逻辑资源进行全检。采用应用无关测试方法时，会预先生成一组或几组配置参数，针对FPGA芯片内部的LUT、Register和RAM等逻辑资源，分别采用测试算法进行充分测试。

以配置成RAM形式的逻辑资源为例，可以采用March算法进行测试，如，一种March算法的执行方式如下：

↑↓(w0)；↑(r0,w0)；↑(r1,w0)

↓(r0,w1)；↓(r1,w0)；↑↓(r0)

其中，箭头表征对RAM地址增减的方向，w表征写操作，r表征读操作，w/r后面的数值表征写操作/读操作的逻辑值。

上述March算法是通用的主流面向RAM的测试方法，覆盖故障类型多，故障覆盖率高。