[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中形成方法包括：提供基底，基底包括第一区和第二区，第一区基底上具有第一伪栅极层，第二区基底上具有第二伪栅极层，第一伪栅极层和第二伪栅极层顶部均具有初始掩膜层；在基底上、第一伪栅极层和第二伪栅极层侧壁、以及初始掩膜层侧壁和顶部形成第一介质膜，且第一区第一介质膜密度小于第二区第一介质膜密度；采用第一平坦化工艺去除部分第一介质膜和第一区初始掩膜层，直暴露出第二区初始掩膜层，在第一伪栅极层顶部形成第一掩膜层；在第一介质膜和第一掩膜层上形成第二介质层；以第二介质层为掩膜，采用第一刻蚀工艺减薄部分第二初始掩膜层，形成第二掩膜层。所形成的器件性能较好。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工艺以及进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。

随着CMOS器件的不断缩小来自制造和设计方面的挑战促使三维设计如鳍式场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述鳍式场效应晶体管在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在鳍式场效应晶体管中所述栅极结构环绕所述鳍部设置，因此，能够从三个面来控制静电，在静电控制方面的性能更加突出。

然而，现有技术制备的鳍式场效应晶体管中的栅极层的高度均一性较差。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高鳍式场效应晶体管中栅极层高度的均一性。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区和第二区，所述第一区基底上具有第一伪栅极层，所述第二区基底上具有第二伪栅极层，所述第一伪栅极层和第二伪栅极层顶部均具有初始掩膜层；在所述基底上、第一伪栅极层和第二伪栅极层的侧壁、以及初始掩膜层的侧壁和顶部表面形成第一介质膜，且第一区第一介质膜的密度小于第二区第一介质膜的密度；采用第一平坦化工艺去除部分第一介质膜和第一区部分初始掩膜层，直至暴露出第二区初始掩膜层，在所述第一伪栅极层顶部形成第一掩膜层；在所述第一介质膜和第一掩膜层上形成第二介质层，所述第二介质层暴露出第二区的初始掩膜层顶部表面；以所述第二介质层为掩膜，采用第一刻蚀工艺减薄部分第二初始掩膜层，形成第二掩膜层。

可选的，所述初始掩膜层的材料包括：氮化硅。

可选的，第一介质膜的材料包括：氧化硅；所述第一介质膜的形成工艺包括：流体化学气相沉积工艺。

可选的，所述初始掩膜层的厚度为：900埃～1100埃。

可选的，所述第一掩膜层的厚度为：750埃～850埃。

可选的，所述第一刻蚀工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

可选的，所述第二掩膜层的厚度为：650埃～750埃。

可选的，形成所述第二掩膜层之后，所述形成方法还包括：去除部分第二介质层，暴露出第一掩膜层的侧壁和顶部表面、以及第二掩膜层的侧壁和顶部表面；去除部分第二介质层之后，在所述第二介质层表面、第一掩膜层的侧壁和顶部表面、以及第二掩膜层的侧壁和顶部表面形成第三介质膜，所述第一区第三介质膜的密度小于第二区第三介质膜的密度；采用第二平坦化工艺去除部分第三介质膜和第一掩膜层，直至暴露出第一伪栅极层的顶部表面；所述第二平坦化工艺之后，在所述第一伪栅极层的顶部表面、以及第二掩膜层的顶部表面形成第四介质层，所述第四介质层暴露出第二掩膜层的顶部表面；以所述第四介质层为掩膜，采用第二刻蚀工艺减薄所述第二掩膜层，直至暴露出第二伪栅极层的顶部表面。

可选的，所述第一区的器件密度大于第二区的器件密度。