[发明专利]一种时钟芯片的测试系统及其测试方法

说明书

本发明提供一种时钟芯片的测试系统及其测试方法；所述测试系统包括微控制器、计数器和高速时钟源；所述微控制器用于将测试逻辑写入待测时钟芯片和对待测时钟芯片进行设置以使待测时钟芯片输出报警中断；所述计数器用于计算待测时钟芯片产生的报警中断的周期；所述高速时钟源用于替代待测时钟源产生时钟脉冲信号；所述高速时钟源的频率大于待测时钟源的频率。所述测试方法包括测试计时逻辑和测试计时精度。本发明用一个测试系统即可实现测试计时逻辑和测试计时精度，有利于降低测试成本，提高性价比。

技术领域

本发明涉及时钟电路领域，特别涉及一种时钟芯片的测试系统及其测试时钟芯片的计时逻辑和计时精度的方法。

背景技术

时钟电路在各个领域有广泛的应用，时钟电路中的时钟芯片在使用的过程中受压、跌落、接触静电后有可能会产生逻辑异常的现象，如秒钟或分钟在从0走到59的过程中有跳秒、跳分钟或在某一段小时间内循环计时等现象，若逻辑异常发生在年、月的计数上，要等数年、数月才能表现出来。如果在短时间内不能把逻辑异常的时钟芯片检测出来，会造成很大的产品隐患。

另外，时钟芯片的计时误差主要是受到芯片晶体的频率误差影响，而温度的变化会影响晶体的频率误差。使用数字温补的时钟芯片其补偿方式通常为每20秒对32.768kHz的计数脉冲进行一次调整，通过增加或减少计数脉冲来达到调整时间快慢的目的。通常测试时钟芯片的计时精度是测量32.768kHz的频率误差，而时钟芯片输出的32.768kHz是没有经过补偿的，由于温度的变化会影响晶体的频率误差，通过测量32.768kHz的频率误差的方法不能对不同温度下时钟芯片的计时误差进行准确测试。

发明内容

本发明的目的是为了解决现有技术在短时间内不能把逻辑异常的时钟芯片检测出来以及无法在不同温度下测试时钟芯片的计时精度的问题，提出一种时钟芯片的测试系统及其测试方法。

为解决上述技术问题，本发明采用以下技术方案：

一种时钟芯片的测试系统，包括微控制器、计数器和高速时钟源；所述微控制器用于将测试逻辑写入待测时钟芯片和对待测时钟芯片进行设置以使待测时钟芯片输出报警中断；所述计数器用于计算待测时钟芯片产生的报警中断的周期；所述高速时钟源用于替代待测时钟源产生时钟脉冲信号；所述高速时钟源的频率大于待测时钟源的频率。

在一些优选的实施方式中，还包括高低温箱，所述高低温箱用于为测试提供温度不同的测试环境。

在一些优选的实施方式中，所述测试系统设有测试口，所述测试口用于与不同的测试座连接，所述测试座用于与不同的待测时钟芯片连接。

在另一方面，本发明提供一种时钟芯片的测试系统的测试方法，包括测试计时逻辑：

高速时钟源替代待测时钟源产生时钟脉冲信号传输至待测时钟芯片；

微控制器将测试逻辑写入待测时钟芯片；

微控制器判断待测时钟芯片的计时逻辑是否正确。

在另一方面，本发明还提供一种时钟芯片的测试系统的测试方法，包括测试计时精度：

在可提供不同温度的空间进行计时精度的测试；

微控制器对待测试时钟芯片进行设置以使待测时钟芯片输出报警中断；

待测时钟源产生时钟脉冲信号传输至待测时钟芯片；

待测时钟芯片输出报警中断至计数器；

计数器计算待测时钟芯片产生的报警中断的周期。

在一些优选的实施方式中，还包括测试计时逻辑：

高速时钟源替代待测时钟源产生时钟脉冲信号传输至待测时钟芯片；

微控制器将测试逻辑写入待测时钟芯片；