[发明专利]参考电压源电路

说明书

本发明公开了一种参考电压源电路，由第一PMOS晶体管～第三PMOS晶体管，第一NMOS晶体管～第四NPMOS晶体管，第四电阻和第五电阻组成。本发明电路结构简单，且具备一定驱动能力。

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种参考电压源电路。

背景技术

参考电压源在集成电路中被广泛应用。现有的参考电压源电路原理图参见图1所示，它由三个PMOS晶体管M1～M3，一个比较器OPA，两个三极管Q1、Q2以及电阻R0～R3组成。其原理是：两个三极管的Vbe差为dVbe＝(Vbe_Q1+Vbe_Q2)，流过三极管Q2的电流为I_Q2＝dVbe/R₀；流过电阻R2的电流为IR2＝Vbe/R2；电流I3＝I2＝IQ2+IR2；两个三极管Q1、Q2的Vbe差dVbe为正温度系数；两个三极管Q1、Q2的Vbe为负温度系数。设置合适的电阻R2和R0的比例，可以得到零温度系数的电流I3，得到零温度系数的电压Vout＝I3*R3。图1中的A、B，为连接节点的标记，I1为流入节点A的电流。

上述参考电压源电路存在的缺点是：没有驱动能力。由于没有驱动能力，测试时，仪器内阻会拉偏输出电压。

发明内容

本发明要解决的技术问题是提供一种参考电压源电路，它结构简单，且具备一定输出能力。

为解决上述技术问题，本发明的参考电压源电路，由第一PMOS晶体管～第三PMOS晶体管，第一NMOS晶体管～第四NMOS晶体管，第四电阻和第五电阻组成；

第一PMOS晶体管～第三PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管的栅极和漏极与第二PMOS晶体管的栅极相连接，其连接的节点记为PB，第二PMOS晶体管的漏极与第三PMOS晶体管的栅极相连接，其连接的节点记为PG，第三PMOS晶体管的漏极与第五电阻的一端相连接；

第一NMOS晶体管的漏极与所述节点PB相连接，其栅极与第五电阻的另一端和第四电阻的一端相连接；

第二NMOS晶体管的漏极与所述节点PG相连接，其栅极与第四电阻的另一端相连接，其连接的节点记为NB；

第一NMOS晶体管的源极与第二NMOS晶体管的源极和第四NMOS晶体管的漏极相连接；

第四NMOS晶体管的栅极、第三NMOS晶体管的栅极和漏极与所述节点NB相连接；

第四NMOS晶体管的源极和第三NMOS晶体管的源极与地端GND相连接；

第三PMOS晶体管的漏极与第五电阻的连接端作为电路的输出电压端VREF。

采用本发明的参考电压源电路，电路结构简单，而且具有驱动能力。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的参考电压源电路原理图；

图2是改进后的参考电压源电路一实施例原理图。

具体实施方式

结合图2所示，该图是本发明改进后的参考电压源电路一实施例原理图，在下面的实施例中，该改进后的参考电压源电路，由PMOS晶体管MP1～PMOS晶体管MP3，NMOS晶体管MN1～NPMOS晶体管MN4，电阻R4、R5组成。

PMOS晶体管MP1的源极与电源电压端VDD相连接，其栅极和漏极与NMOS晶体管MN1的漏极相连接，其连接的节点记为PB。