[发明专利]一种沟槽形成方法及半导体器件在审
| 申请号： | 201810089222.3 | 申请日： | 2018-01-30 |
| 公开（公告）号： | CN108346615A | 公开（公告）日： | 2018-07-31 |
| 发明（设计）人： | 赵长林;曾甜 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L27/146 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 王莹;李相雨 |
| 地址： | 430205 湖北省武*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基底 掩模图案 沟槽形成 光刻胶 掩模板 刻蚀 半导体器件 氧化层 图案 曝光显影 一次曝光 涂覆 显影 | ||
1.一种沟槽形成方法，其特征在于，包括：
提供一基底以及所述基底下面的氧化层；
在所述基底的上面涂覆光刻胶，利用一掩模板对所述基底上的光刻胶进行曝光显影，以在所述基底的光刻胶上形成第一图案和第二图案；所述掩模板上具有与第一图案对应的第一掩模图案和与第二图案对应的第二掩模图案，所述第一掩模图案的面积大于所述第二掩模图案的面积；
根据所述基底的光刻胶上形成的第一图案和第二图案对所述基底进行刻蚀，除去所述基底上的光刻胶，在所述基底上形成第一沟槽和第二沟槽，所述第一沟槽的深度大于所述第二沟槽的深度。
2.一种半导体器件，其特征在于，所述半导体器件包括基底和所述基底下面的氧化层，在所述基底上采用权利要求1所述的沟槽形成方法形成有第一沟槽和第二沟槽。
3.根据权利要求2所述的半导体器件，其特征在于，所述第一沟槽的深度为所述第二沟槽的深度的1.1-2.0倍。
4.根据权利要求2所述的半导体器件，其特征在于，所述第二沟槽的宽度范围为70-150nm，所述第二沟槽的深度范围为1500-2500nm。
5.根据权利要求2-4中任一项所述的半导体器件，其特征在于，所述半导体器件为CMOS型图像传感器。
6.根据权利要求5所述的半导体器件，其特征在于，所述第一沟槽贯穿所述基底和部分所述氧化层，所述第二沟槽的底部与所述基底的底面之间具有预设距离。
7.根据权利要求6所述的半导体器件，其特征在于，所述第一沟槽为用于形成背面接线区域的沟槽。
8.根据权利要求6所述的半导体器件，其特征在于，所述第二沟槽为用于像素单元之间隔离的沟槽。
9.根据权利要求8所述的半导体器件，其特征在于，包括至少四个所述第二沟槽，所述至少四个所述第二沟槽中的每四个所述第二沟槽组成一个矩形区域，每个所述矩形区域将一个像素单元包围在其中。
10.根据权利要求2所述的半导体器件，其特征在于，所述基底为硅基底。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810089222.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：晶片卡盘和处理装置
- 下一篇：内连线结构及其制造方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
