[发明专利]一种沟槽形成方法及半导体器件

说明书

本发明提供一种沟槽形成方法，包括提供一基底及基底下面的氧化层；在基底的上面涂覆光刻胶，用一掩模板对基底上的光刻胶进行曝光显影，以在基底上形成第一和第二图案；掩模板上有第一和第二掩模图案，第一掩模图案的面积大于第二掩模图案；据第一图案和第二图案对基底刻蚀，除去基底上的光刻胶，在基底上形成第一和第二沟槽，第一沟槽的深度大于第二沟槽。还提供一种半导体器件，包括基底和基底下面的氧化层，在基底上用上述沟槽形成方法形成第一和第二沟槽。本发明根据刻蚀的loading effect现象，利用一张掩模板上同时具面积不同的第一和第二掩模图案，用一次曝光显影刻蚀形成深度不同的第一和第二沟槽，简化了工艺，降低了成本。

技术领域

本发明涉及半导体技术领域，具体涉及一种沟槽形成方法及半导体器件。

背景技术

深沟槽隔离(Deep trench isolation，DTI)技术在当前图像处理中已占据重要地位，当前日趋复杂和高性能的工艺也要求在产品中加入DTI，以获得更好的隔离效果。

传统CMOS型图像传感器的制备工艺中，存在背面接线区(BSL area)，背面接线区的沟槽的加工工艺是通过在掩模板上设置背面接线图案，经过曝光显影刻蚀工艺形成贯穿硅基底延伸至氧化层的沟槽。为了提升CMOS型图像传感器的光学性能和电学性能，在CMOS型图像传感器的像素单元区引入深沟槽隔离(DTI)工艺，该工艺需要另用一张掩模板，掩模板上设置对应的图案，经过曝光显影刻蚀工艺在硅基底上形成用于像素单元之间隔离的沟槽，从而达到防止相邻像素单元之间电子串扰的目的。

可见，为了形成上述两种深度不同沟槽，需要两个掩模板、用两次曝光、显影和刻蚀工艺分别形成，工艺复杂，增加了产品本身的成本。

发明内容

针对现有技术中的缺陷，本发明实施例提供了一种沟槽形成方法及半导体器件。

第一方面，本发明实施例提供一种沟槽形成方法，包括：

提供一基底以及所述基底下面的氧化层；

在所述基底的上面涂覆光刻胶，利用一掩模板对所述基底上的光刻胶进行曝光显影，以在所述基底的光刻胶上形成第一图案和第二图案；所述掩模板上具有与第一图案对应的第一掩模图案和与第二图案对应的第二掩模图案，所述第一掩模图案的面积大于所述第二掩模图案的面积；

根据所述基底的光刻胶上形成的第一图案和第二图案对所述基底进行刻蚀，除去所述基底上的光刻胶，在所述基底上形成第一沟槽和第二沟槽，所述第一沟槽的深度大于所述第二沟槽的深度。

本发明还提供一种半导体器件，所述半导体器件包括基底和所述基底下面的氧化层，在所述基底上采用所述的沟槽形成方法形成有第一沟槽和第二沟槽。

优选的，所述第一沟槽的深度为所述第二沟槽的深度的1.1-2.0倍。

优选的，所述第二沟槽的宽度范围为70-150nm，所述第二沟槽的深度范围为1500-2500nm。

优选的，所述半导体器件为CMOS型图像传感器。

优选的，所述第一沟槽贯穿所述基底和部分所述氧化层，所述第二沟槽的底部与所述基底的底面之间具有预设距离。

优选的，所述第一沟槽为用于形成背面接线区域的沟槽。

优选的，所述第二沟槽为用于像素单元之间隔离的沟槽。

优选的，包括至少四个所述第二沟槽，所述至少四个所述第二沟槽中的每四个所述第二沟槽组成一个矩形区域，每个所述矩形区域将一个像素单元包围在其中。

优选的，所述基底为硅基底。