[发明专利]存储系统

说明书

一种存储系统包括存储器控制器、第一存储模块、第二存储模块以及通道。第一存储模块包括第一组第一存储芯片和第二组第一存储芯片；第二存储模块包括第一组第二存储芯片和第二组第二存储芯片；通道包括适用于将存储器控制器与第一存储模块耦接的第一组信号线和适用于将存储器控制器与第二存储模块耦接的第二组信号线。

相关申请的交叉引用

本申请要求2017年2月2日提交的申请号为15/423012、题为“MEMORY SYSTEM(存储系统)”的美国专利申请的优先权，其通过引用整体合并于此。

技术领域

本专利文件涉及一种存储系统。

背景技术

图1是示出包括存储器控制器110以及两个存储模块120和130的存储系统的配置图。

参考图1，存储模块120和130可以分别包括多个存储芯片DRAM0至DRAM15，寄存时钟驱动器121和131以及多个缓冲芯片DB0至DB7。

存储芯片DRAM0至DRAM15可以由从存储器控制器110提供的命令信号、地址信号以及时钟信号来控制。存储芯片DRAM0至DRAM15可以储存从存储器控制器110提供的数据以及可以将储存的数据读出到存储器控制器110。

寄存时钟驱动器121和131可以将从存储器控制器110提供的命令信号、地址信号和时钟信号传输到多个相应的存储芯片DRAM0至DRAM15。

缓冲芯片DB0至DB7中的每个缓冲芯片可以缓冲在存储器控制器110与多个存储芯片DRAM0至DRAM15之中的一个或更多个对应的存储芯片之间传输的数据。

信号经由将存储器控制器110与存储模块120和130耦接的通道CHANNEL来在存储器控制器110与存储模块120和130之间传输。通道CHANNEL通常包括用于传输各种信号的多个线。包括在通道CHANNEL中的全部线由存储模块120和130共享。然而，在至少两个存储模块120和130以这种方式共享线的情况下，经由这些线传输的信号的质量可能恶化。在图1中，省略用于在寄存时钟驱动器121和131与相应的存储芯片DRAM0至DRAM15之间传输各种信号的通道CHANNEL的多个线的图示。

发明内容

各种实施例针对一种具有降低的负载的存储系统，该负载为在存储模块和存储器控制器之间传输信号的通道的负载。

在实施例中，存储系统可以包括：存储器控制器；第一存储模块，其包括第一组第一存储芯片和第二组第一存储芯片；第二存储模块，其包括第一组第二存储芯片和第二组第二存储芯片；以及通道，其包括适用于将存储器控制器与第一存储模块耦接的第一组信号线和适用于将存储器控制器与第二存储模块耦接的第二组信号线。

第一存储模块还可以包括第一组第一缓冲芯片和第二组第一缓冲芯片，以及第二存储模块还可以包括第一组第二缓冲芯片和第二组第二缓冲芯片。

第一组第一缓冲芯片可以耦接在第一组第一存储芯片与第一组信号线之间，而第二组第二缓冲芯片可以耦接在第二组第二存储芯片与第二组信号线之间。

第一组第一存储芯片可以经由第一组第一缓冲芯片来与第一组信号线交换数据，以及第二组第一存储芯片可以经由第一组第一存储芯片和第一组第一缓冲芯片来与第一组信号线交换数据。

第二组第二存储芯片可以经由第二组第二缓冲芯片来与第二组信号线交换数据，以及第一组第二存储芯片可以经由第二组第二存储芯片和第二组第二缓冲芯片来与第二组信号线交换数据。

第一存储模块还可以包括适用于在第一组第一存储芯片与第二组第一存储芯片之间传输数据的第一数据总线，以及第二存储模块还可以包括适用于在第一组第二存储芯片与第二组第二存储芯片之间传输数据的第二数据总线。