[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，该半导体器件包括：

第一沟道图案，该第一沟道图案包括第一水平部、垂直部、连接部和第二水平部，所述垂直部沿着第一方向从所述第一水平部延伸，所述连接部沿着与所述垂直部相反的方向从所述第一水平部延伸，所述第二水平部沿着与所述第一水平部平行的方向从所述连接部延伸；

第一栅堆叠，该第一栅堆叠包围所述第一沟道图案的所述垂直部并且设置在所述第一沟道图案的所述第一水平部上方；

阱结构，该阱结构设置在所述第一沟道图案的所述第二水平部下方，并且包含第一导电类型的杂质；

第一阱接触线，该第一阱接触线与所述第一沟道图案的所述第二水平部和所述阱结构直接接触，以将所述第一沟道图案的所述第二水平部与所述阱结构联接；

源线，所述源线电连接到所述第一水平部并且与所述第一阱接触线交叠；以及

阱-源间绝缘图案，所述阱-源间绝缘图案设置在所述第一阱接触线和所述源线之间。

2.根据权利要求1所述的半导体器件，

其中，所述第一栅堆叠包括选通线和层间绝缘层，所述选通线和所述层间绝缘层沿着所述第一方向交替地堆叠并且包围所述垂直部，

其中，所述选通线包括源选择线、设置在比所述源选择线更远离所述第一水平部的位置处的漏选择线以及堆叠在所述源选择线与所述漏选择线之间的字线，并且

其中，所述源选择线包括第一导体和第二导体，所述第一导体与所述第一水平部邻近地设置并且由与所述漏选择线或所述字线不同的材料形成，所述第二导体设置在所述第一导体上并且由与所述漏选择线和所述字线的材料相同的材料形成。

3.根据权利要求1所述的半导体器件，该半导体器件还包括：

多层存储层，该多层存储层按照包围所述第一沟道图案的外表面的方式沿着所述第一水平部的表面、所述第二水平部的表面、所述连接部的表面和所述垂直部的表面延伸；以及

间隙填充图案，该间隙填充图案被所述垂直部包围并且穿过所述第一栅堆叠，所述间隙填充图案按照填充在所述第一水平部和所述第二水平部之间限定的水平空间的方式延伸。

4.根据权利要求1所述的半导体器件，该半导体器件还包括：

绝缘柱，该绝缘柱设置在所述第一栅堆叠和所述阱结构之间，并且包括被所述连接部包围的侧表面。

5.一种半导体器件，该半导体器件包括：

第一沟道图案，该第一沟道图案包括第一水平部、垂直部、连接部和第二水平部，所述垂直部沿着第一方向从所述第一水平部延伸，所述连接部沿着与所述垂直部相反的方向从所述第一水平部延伸，所述第二水平部沿着与所述第一水平部平行的方向从所述连接部延伸；

第一栅堆叠，该第一栅堆叠包围所述第一沟道图案的所述垂直部并且设置在所述第一沟道图案的所述第一水平部上方；

阱结构，该阱结构设置在所述第一沟道图案的所述第二水平部下方，并且包含第一导电类型的杂质；

第一阱接触线，该第一阱接触线与所述第一沟道图案的所述第二水平部和所述阱结构直接接触，以将所述第一沟道图案的所述第二水平部与所述阱结构联接；

第二栅堆叠和第三栅堆叠，该第二栅堆叠和该第三栅堆叠设置在所述阱结构上方并且与所述第一栅堆叠分隔开，所述第一栅堆叠设置在所述第二栅堆叠和所述第三栅堆叠之间，

第二沟道图案，该第二沟道图案穿过所述第二栅堆叠并且在所述第二栅堆叠和所述阱结构之间延伸；

第三沟道图案，该第三沟道图案穿过所述第三栅堆叠并且在所述第三栅堆叠和所述阱结构之间延伸；

绝缘分隔件，所述绝缘分隔件形成在所述第一栅堆叠的侧表面、所述第二栅堆叠的侧表面和所述第三栅堆叠的侧表面上；以及

源半导体层，所述源半导体层设置在所述绝缘分隔件上，所述源半导体层中的每一个包含与所述第一导电类型不同的第二导电类型的杂质并且形成为与所述第一沟道图案至所述第三沟道图案当中的对应沟道图案接触。

6.根据权利要求5所述的半导体器件，其中，所述第二沟道图案和所述第三沟道图案中的每一个具有与所述第一沟道图案的形状相同的形状。