[发明专利]一种改进型高速采样开关

说明书

本发明公开了一种改进型高速采样开关，包括电源正极VDD，电源正极VDD与开关P1的一端连接，开关P1的另一端分别与电容C_BOOST的一端及开关S1的一端连接，电容C_BOOST的另一端分别与开关P2的一端及开关S2的一端连接，缓冲器buffer的另一端分别与信号输入端Vin及采样开关M1的漏极连接，采样开关M1的栅极分别与开关S1的另一端及开关P3的一端连接，开关P3的另一端与电源负极VSS连接，采样开关M1源极分别与电容CS的一端及信号输出端Vout连接，电容CS的另一端接地。有益效果：减小输入端Vin的负载的同时有效隔离C_BOOST的反冲噪声。

技术领域

本发明涉及采样开关技术领域，具体来说，涉及一种改进型高速采样开关。

背景技术

在高速采样系统中，如高速ADC，为保证采样信号的线性度，通常会采用Boostrapped开关，传统结构如图3，高速采样要求开关M1的阻抗尽量小且保持恒定，其栅极G点的电压为：

V_G＝V_in+C_BOOST/(C_BOOST+C_P)VDD

其中C_P为M1的寄生电容，为减少对V_G的影响，Boost电容C_BOOST的容值需尽量大，通常会达到数pF级。而在采样过程中，输入信号Vin加载到C_BOOST上，使得V_G与V_in相关，以保证开关M1的导通电阻为常数。但同时，C_BOOST将作为V_in端的负载电容。在高速电路中，如GSPSADC，为获得每秒上亿次采样，采样电容会尽可能缩小，Cs通常在几十至几百个fF量级，从而保证V_in端的驱动器在次高速达到理想的动态性能。而此时数pF的C_BOOST必然会加大V_in端驱动器的负载，从而降低速度和动态性能。另外一方面，C_BOOST上在阶段存储电荷，在阶段会反冲到输入端，进一步恶化输入信号质量。

针对相关技术中的问题，目前尚未提出有效的解决方案。

发明内容

针对相关技术中的问题，本发明提出一种改进型高速采样开关，以克服现有相关技术所存在的上述技术问题。

本发明的技术方案是这样实现的：

一种改进型高速采样开关，包括电源正极VDD、电源负极VSS、信号输入端Vin、信号输出端Vout、开关开关开关开关开关采样开关M1、电容C_BOOST、电容Cs及缓冲器buffer，其中，所述电源正极VDD与所述开关的一端连接，所述开关的另一端分别与所述电容C_BOOST的一端及所述开关的一端连接，所述电容C_BOOST的另一端分别与所述开关的一端及所述开关的一端连接，所述开关的另一端与所述电源负极VSS连接，所述开关的另一端与所述缓冲器buffer的一端连接，所述缓冲器buffer的另一端分别与所述信号输入端Vin及所述采样开关M1的漏极连接，所述采样开关M1的栅极分别与所述开关的另一端及所述开关的一端连接，所述开关的另一端与所述电源负极VSS连接，所述采样开关M1源极分别与所述电容Cs的一端及所述信号输出端Vout连接，所述电容Cs的另一端接地。

进一步的，所述电容C_BOOST与所述电容Cs均为半导体工艺电容。

进一步的，所述电容C_BOOST正极与所述开关的另一端及所述开关的一端连接。

进一步的，所述电容Cs负极接地。

进一步的，所述开关与所述开关及所述开关组成阶段。