[发明专利]使用浮点功能块来实行定点正规化的方法和装置有效
申请号: | 201810106270.9 | 申请日: | 2018-02-02 |
公开(公告)号: | CN108388420B | 公开(公告)日: | 2023-10-03 |
发明(设计)人: | B.帕斯卡 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F7/575 | 分类号: | G06F7/575 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 徐红燕;申屠伟进 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 使用 浮点 功能块 实行 定点 正规化 方法 装置 | ||
1.一种集成电路,包括:
输入端,其接收定点数;
浮点生成电路,其基于所述定点数创建浮点数;以及
专门处理块,其计算所述浮点数与常数之间的差,其中所述差用来获得所述定点数的正规化版本。
2.根据权利要求1所述的集成电路,其中所述常数具有等于一的尾数。
3.根据权利要求1所述的集成电路,其中所述浮点数和所述常数具有相同的指数值。
4.根据权利要求1所述的集成电路,其中所述浮点数和所述常数具有相同的符号值。
5.根据权利要求1所述的集成电路,进一步包括:
尾数生成电路,其接收所述定点数,并且通过在所述定点数前面插入先行一以及通过可选地用零来填充所述定点数来生成针对所述浮点数的尾数。
6.根据权利要求1-5中的任一项所述的集成电路,进一步包括:
约简或电路,其接收所述差的指数,并且生成针对所述浮点数的所述正规化版本的最高有效位(MSB)。
7.根据权利要求6所述的集成电路,进一步包括:
减法电路,其接收所述浮点数的指数和所述差的指数,并且生成输出。
8.根据权利要求7所述的集成电路,进一步包括:
多路复用器,其具有:第一输入端,其接收所述定点数的宽度;第二输入端,其接收来自所述减法电路的所述输出;控制输入端,其由所述MSB控制;以及输出端,在其上提供与所述定点数的所述正规化版本相关联的计数值。
9.根据权利要求1-5中的任一项所述的集成电路,进一步包括:
附加的浮点生成电路,其基于所述定点数创建另一浮点数。
10.根据权利要求9所述的集成电路,进一步包括:
附加的专门处理块,其计算所述差与所述另一浮点数的和,其中所述和用来获得所述定点数的所述正规化版本。
11.一种操作集成电路的方法,包括:
接收定点数;
利用所述集成电路上的浮点生成电路,从所述定点数创建浮点数;
利用所述集成电路上的嵌入块,对所述浮点数实行算术运算来获得结果;以及
从所述结果生成所述定点数的正规化版本。
12.根据权利要求11所述的方法,其中实行算术运算包括计算所述浮点数与常数之间的差。
13.根据权利要求12所述的方法,其中所述差具有指数,所述方法进一步包括:
利用约简电路,通过组合所述指数中的位来生成针对所述定点数的所述正规化版本的最高有效位(MSB)。
14.根据权利要求13所述的方法,其中所述浮点数具有指数,所述方法进一步包括:
利用减法电路,接收所述浮点数的指数和所述差的指数,并且生成对应的输出。
15.根据权利要求14所述的方法,其中所述定点数具有宽度,所述方法进一步包括:
利用切换电路,在所述切换电路的第一输入端处接收所述宽度;
在所述切换电路的第二输入端处接收来自所述减法电路的所述输出;
在所述切换电路的控制输入端处接收来自所述约简电路的所述MSB;以及
利用所述切换电路,生成与所述定点数的所述正规化版本相关联的计数值。
16.正规化电路系统,包括:
输入端,其接收定点数;
浮点生成电路,其基于所接收到的定点数创建浮点数;以及
数字信号处理(DSP)块,其接收所述浮点数并且生成第一和第二输出,其中所述第一和第二输出用来获得对应的正规化数。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810106270.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:基于忆阻器的对数器运算电路
- 下一篇:随机数的生成方法和装置