[发明专利]使用浮点功能块来实行定点正规化的方法和装置

说明书

本发明涉及使用浮点功能块来实行定点正规化的方法和装置。一种集成电路可以包括可以在将定点数转换成浮点数时使用的正规化电路系统。该正规化电路系统可以至少包括浮点生成电路，其接收定点数并创建对应的浮点数。该正规化电路系统然后可以利用集成电路上的嵌入式数字信号处理（DSP）块来通过从所创建的浮点数中移除先行一来实行算术运算。所得到的数可以具有分数部分和指数值，其然后可以用来导出最终的正规化的值。

技术领域

本发明涉及集成电路，并且更特别地，涉及能够实行浮点算术运算的集成电路。

背景技术

浮点运算通常根据IEEE754标准来实现，其将非次正规（nonsubnormal）浮点数定义为由符号、尾数和指数组成，其中要求所述尾数总是正规化的，因为该标准暗含先行的“1”（而次正规数具有全零指数位而不具有暗含的一）。常规来说，使用先行零计数器和桶式移位器（即，将要进行正规化的数左移零的数量的电路）来实行正规化。然而，就电路面积和运算的等待时间而言，以这种方式实行正规化是昂贵的。

诸如可编程集成电路之类的集成电路通常包括用于实现先行零计数器和桶式移位器的软逻辑电路系统。特别地，典型地使用多路复用器的网络来实现桶式移位器。然而，可能难以将附加的管线阶段引入到多路复用器的网络中，这可能限制了集成电路的总体性能。因此，将正规化电路的实现转移到可以更加易于管线化的嵌入式硬逻辑资源中可能是合期望的。

是在这样的上下文内出现了本文中的实施例。

发明内容

提供了一种包括正规化电路系统的集成电路。所述正规化电路系统可以接收定点数，并且输出所述定点数的对应的正规化版本以及相关联的计数值。所述计数值可以表示在预正规化的定点数中的先行零的数量。

在一个适合的布置中，所述正规化电路系统可以包括尾数生成电路，其接收所述定点数，并且通过在所述定点数前面插入先行一以及通过可选地用零来右侧填充所述定点数来生成针对浮点数的尾数。所述正规化电路系统还可以包括浮点生成电路以及专门处理块（例如，数字信号处理或“DSP”块），所述浮点生成电路使用预定的指数和符号值来创建所述浮点数，所述专门处理块计算所述浮点数与常数之间的差。所述常数可以具有等于“1.0”的尾数以及等于所述浮点数的指数和符号位的指数和符号位。

所述正规化电路系统可以进一步包括：约简（reducing）或（OR）电路，其接收所述差的指数，并且生成针对所述正规化数的MSB；减法电路，其接收所述浮点数的指数和所述差的指数，并且生成输出；以及多路复用器，其接收所述定点数的宽度、来自所述减法电路的输出，并且其由所述MSB控制以生成所述计数值。

在另一适合的布置中，所述正规化电路系统可以进一步包括第二尾数生成电路系统，其接收所述定点数的不同子集，并且生成针对第二浮点数的另一尾数。所述正规化电路系统还可以包括创建所述第二浮点数的第二浮点生成电路，以及第二DSP块。所述两个DSP块可以串联地耦合。所述DSP块中的第一个可以实行减法运算，而所述DSP块中的第二个可以实行加法运算。

本发明另外的特征、其性质以及各种优点将根据附图和下文对优选实施例的详细描述而更显而易见。

附图说明

图1是根据实施例的例证性集成电路的图示。

图2是根据实施例的单精度浮点数的图示。

图3是根据实施例的例证性可编程集成电路的图示。

图4是根据实施例的使用一个专门处理块的例证性正规化电路系统的图示。

图5是根据实施例的用于操作图4中示出的正规化电路系统的例证性步骤的流程图。

图6是根据实施例的使用两个专门处理块的例证性正规化电路系统的图示。