[发明专利]三维闪存器件的制造方法

说明书

本发明涉及通过采用基于高压超临界的氧化物组成比最佳化技术来以超临界蒸镀工序或高压致密化工序形成纵横比非常大的三维闪存器件的介电填料的三维闪存器件的制造方法，可通过低温高压热处理来对用于填充介电质的介电填料进行填充，从而可改善三维闪存器件的特性和可靠性。

技术领域

本发明涉及在高纵横比(Aspect ratio)条件下对无空隙(void-free)介电质间隙进行填充的三维闪存器件的制造方法，尤其，涉及通过采用基于高压超临界的氧化物组成比最佳化技术来以超临界蒸镀工序或高压致密化(Densification)工序形成纵横比非常大的三维闪存器件的介电填料(Dielectric filler)的三维闪存器件的制造方法。

背景技术

通常，闪存(flash memory)器件根据单元结构及工作来分为与非(NAND)类型和或非(NOR)类型。

并且，根据用于单位单元的电荷存储层(电荷储存膜)的物质种类来分为浮动栅极类的存储器件、金属氧化物氮化物半导体(MONOS，Metal Oxide Nitride OxideSemiconductor)结构或氮化硅半导体(SONOS，Silicon Oxide Nitride OxideSemiconductor)结构的存储器件。

浮动栅极类的存储器件为利用势阱(potential well)来体现记忆特性的器件，金属氧化物氮化物半导体或氮化硅半导体类通过利用在作为介电膜的硅氮化膜的容积(bulk)内所存在的浮动栅或存在于介电膜与介电膜之间的界面等的浮动栅来体现记忆特性。上述金属氧化物氮化物半导体是指控制栅极由金属形成的情况，氮化硅半导体是指控制栅极由多晶硅形成的情况。

尤其，与浮动栅极类型的闪存相比，氮化硅半导体或金属氧化物氮化物半导体类型的优点在于，具有相对容易的扩展(scaling)和得到改善的持续性特性(endurance)及均匀的门限电压分布。但是，在为了高集成化而使得隧道绝缘膜及闭塞绝缘膜的厚度变薄的情况下，在记录保存性(retention)和持续性方面导致特性下降。

近来，闪存器件根据持续扩展来实现大容量化，由此在多个领域被用作存储用存储器，并得以实现20nm级128Gbit产品的量产，预计将通过浮动栅极技术(floating gatetechnology)来扩展到10nm以下水平。

并且，为了实现闪存器件的高集成化，从二维结构变为三维结构，由于与非(NAND)闪存器件可在无需在每个存储单元(cell)形成触点(contact)的情况下以串(string)形态连接存储单元，因而可实现垂直方向上的多种三维结构。

这种三维与非闪存以在Si容积内配置N+接合(junction)扩散层并将其用作共同源极线的形态形成。这种结构具有优点，但由于扩散层的电阻大，因而产生存储单元特性劣化的现象。

另一方面，还对缩小用于使存储单元的各个器件电隔离的隔离区域的尺寸进行着技术开发。在上述隔离区域形成磁场氧化膜的硅局部氧化(LOCOS，local oxidation ofsilicon)工序中，使得磁场氧化膜向上述活性区域侵入的上述活性区域的有效面积缩小的鸟嘴式线脚(bird's beak)成为问题。为了改善这种硅局部氧化的问题，提出了浅沟道隔离(STI：shallow trench isolation)工序。在上述浅沟道隔离工序中，随着设计规则(designrule)减少，使得沟道的宽度变小，但是沟道的深度几乎恒定，因而导致沟道的纵横比逐渐增加。因此，使用绝缘物完整地填充上述沟道内的空间逐渐变得困难。

这种技术的一例在下述文献等中有公开。

例如，在下述专利文献1中，公开了如下的浅沟道隔离方法，即，包括：在将多层绝缘膜层叠于半导体基板的表面上之后，通过常规的光蚀刻工序来形成浅沟道的步骤；在上述浅沟道的底面及内侧面形成氧化膜的步骤；在上述氧化膜的表面上形成没有底层依赖性的规定膜的步骤；以及以能够填充形成有上述规定膜的上述浅沟道的方式按规定厚度层叠规定绝缘膜的步骤。