[发明专利]一种改变多晶电阻阻值的方法在审
申请号: | 201810113551.7 | 申请日: | 2018-02-05 |
公开(公告)号: | CN108321147A | 公开(公告)日: | 2018-07-24 |
发明(设计)人: | 赵鹏辉;王立芳 | 申请(专利权)人: | 华大半导体有限公司 |
主分类号: | H01L23/64 | 分类号: | H01L23/64 |
代理公司: | 上海智晟知识产权代理事务所(特殊普通合伙) 31313 | 代理人: | 张东梅;李镝的 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电阻 多晶 金属硅化物阻挡层 掩膜版 光罩 减小 | ||
本发明涉及一种改变多晶电阻阻值的方法,包括:确定需要改变阻值的多晶电阻的位置;以及修改用于所述多晶电阻的金属硅化物阻挡层掩膜版的光罩图形。通过本发明公开的方法极大的降低了用ECO的方法减小片上POLY电阻阻值的成本。
技术领域
本发明总体上涉及电子技术领域,更具体而言涉及一种改变多晶电阻阻值的方法。
背景技术
掩模版主要作为图形信息的载体,通过曝光过程,将图形转移到被曝光产品(硅片,导电玻璃,铜箔等)上,从而实现图形的转移。
掩膜版是光刻复制图形的基准和蓝本,掩膜版上的任何缺陷都会对最终图形精度产生严重的影响。掩膜版质量的优劣直接影响光刻图形的质量。在IC制造过程中都需要经过十几乃至几十次的光刻。每次光刻都需要一块掩膜版,每块掩膜版都会影响光刻质量。可见,要有高的成品率,就必须制作出品质优良的掩膜版。
随着CMOS工艺制程进入深亚微米时代,掩膜成本越来越高,成为集成电路生产过程中最昂贵的部分,尽可能少的使用掩膜层成为各芯片设计公司降低成本的需求。
然而,芯片设计并不能保证一次成功,在产品的测试或使用中发现问题时,芯片设计公司更倾向于使用ECO(Engineering Change Order)的方法修正芯片,为了节约成本此时需要尽可能多地利用已经生产的掩膜版,最大程度上减少需要修改的掩膜版层数。
发明内容
针对现有技术中存在的问题,本发明的一个实施例提供一种改变多晶电阻阻值的方法,包括:
确定需要改变阻值的多晶电阻的位置;以及
修改用于所述多晶电阻的金属硅化物阻挡层掩膜版的光罩图形。
在本发明的一个实施例中,修改用于所述多晶电阻的金属硅化物阻挡层掩膜版的光罩图形包括缩小所述金属硅化物阻挡层掩膜版的光罩图形的面积。
在本发明的一个实施例中,修改用于所述多晶电阻的金属硅化物阻挡层掩膜版的光罩图形包括使所述金属硅化物阻挡层掩膜版光罩图形从电阻端头所在的侧面向中间收缩。
在本发明的一个实施例中,修改用于所述多晶电阻的金属硅化物阻挡层掩膜版的光罩图形包括在所述金属硅化物阻挡层掩膜版光罩图形中形成一个或多个窗口。
在本发明的一个实施例中,所述一个或多个窗口是均匀分布在所述多晶电阻上的多个矩形窗口。
在本发明的一个实施例中,所述一个或多个窗口是纵向贯穿金属硅化物阻挡层掩膜版光罩图形的一个或多个矩形。
在本发明的一个实施例中,所述一个或多个窗口是横向贯穿金属硅化物阻挡层掩膜版光罩图形的一个或多个矩形。
在本发明的一个实施例中,该方法还包括在多晶电阻上至少部分地形成金属硅化物。
本发明的另一个实施例提供一种多晶电阻,其特征在于,包括:
用于提高多晶电阻的电阻值的高阻注入区;以及
用于降低多晶电阻的电阻值的金属硅化物,所述金属硅化物至少接触部分所述高阻注入区。
在本发明的另一个实施例中,所述金属硅化物阻挡层覆盖所述高阻注入区的两端。
本发明提出的减小POLY高阻阻值的ECO方法使减小POLY高阻阻值的ECO由修改6层掩膜版变为只修改1层掩膜版,极大的降低了用ECO的方法减小片上POLY高阻阻值的成本。
附图说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华大半导体有限公司,未经华大半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810113551.7/2.html,转载请声明来源钻瓜专利网。