[发明专利]一种同步计数器

说明书

本发明公开了一种同步计数器，包括输入端COUNTER ENABLE、输入端CLOCK、输出端CARRY、输出端CARRY_B、状态输出端Q₀、状态输出端Q₁、状态输出端Q₂和状态输出端Q₃、触发器DFF1、触发器DFF2、触发器DFF3、触发器DFF4、触发器DFF5、二输入与非门ND1、二输入或非门NR1、二输入与非门ND2、二输入或非门NR2、二输入与非门ND3、二输入或非门NR3和非门INV1，其中，触发器DFF1、触发器DFF2、触发器DFF4的输入端和输出端分别包括输入端EN1和输入端T1以及输出端Q1和输出端QN1，触发器DFF3和触发器DFF5的输入端和输出端分别包括输入端ENB和输入端T2以及输出端Q2和输出端QN2，输入端COUNTER ENABLE分别与触发器DFF1的输入端EN1、二输入与非门ND1的输入端以及触发器DFF2的输入端EN1连接。

技术领域

本发明涉及电路元件技术领域，具体来说，涉及一种同步计数器。

背景技术

众所周知，作为一个电路元件，同步计数器是采用多个响应于固定周期的时钟的触发器进行向上或向下计数操作的。此外，同步计数还在一般的集成电路特别是在通过输入地址信号进行数据存取操作的半导体存储器中用作不可少的部件。

图2中采用的触发器单元均为T型触发器：若控制端EN为高时，触发器状态在时钟端T发现时钟上升沿时翻转一次；若控制端EN为低时，触发器保持原先的状态不变。图2(a)为串行进位，图2(b)为并行进位。图2(a)所示，进位信号Q0需要历经3个与门(A、B、C)的延迟。图2(b)所示，进位信号Q0只需要经历1个与门。因此，并行进位的同步计数器可以实现更高频率的运行。但是它也有局限性，扩展性差。如图2(b)所示，进位信号Q0需要驱动3个与门。如果同步计数器实现的计数范围很宽，那么进位信号需要驱动的门数就更多，限制了同步计数器计数范围的扩展。另外，每个触发器的负载不一致，同步计数器中各个状态的同步性能也会受到影响。

针对相关技术中的问题，目前尚未提出有效的解决方案。

发明内容

针对相关技术中的问题，本发明提出一种同步计数器，以克服现有相关技术所存在的上述技术问题。

本发明的技术方案是这样实现的：