[发明专利]具无倒角通孔多图型化的装置及形成无倒角通孔的方法

权利要求书

1.一种形成半导体装置的方法，该方法包含：

获得中间半导体装置；

进行沟槽蚀刻到该中间半导体装置的一部分内以形成沟槽图型；

在该中间半导体装置上方沉积蚀刻堆叠，其中，该蚀刻堆叠包含：

位在该中间半导体装置上方的保护屏蔽层；

位在该保护屏蔽层上方的通孔蚀刻终止层；以及

位在该通孔蚀刻终止层上方的硬掩模；

对该中间半导体装置进行至少一个通孔图型化程序，其中，该进行至少一个通孔图型化程序包含：

以第一光阻层涂布该硬掩模；

进行光刻以图型化至少一个第一通孔开口；

形成位在该至少一个第一通孔开口内的第一间隔物；

将该至少一个第一通孔开口蚀刻到该硬掩模内以形成至少一个第一硬掩模开口，该第一硬掩模开口小于该至少一个第一通孔开口；以及

移除该第一光阻层；以及

转移该至少一个第一硬掩模开口到该中间半导体装置的一部分内，其中，该至少一个第一硬掩模开口与该沟槽图型的至少一部分自对准。

2.如权利要求1所述的方法，其特征在于，该中间半导体装置包含：

衬底；

位在该衬底上的第一衬底蚀刻终止层；

位在该第一衬底蚀刻终止层上的第二衬底蚀刻终止层；

位在该第二衬底蚀刻终止层上的低k层；

位在该低k层上的第一介电层；

位在该第一介电层上的硬掩模层；以及

位在该硬掩模层上的第二介电层。

3.如权利要求2所述的方法，其特征在于，进行该沟槽蚀刻到该中间半导体装置的该部分内包含：

蚀刻到该硬掩模层内；

进行蚀刻以将该沟槽图型转移到该第一介电层内，并且移除该第二介电层；以及

蚀刻到该低k层内以形成至少一个沟槽图型开口。

4.如权利要求3所述的方法，进一步包含：

将阻障层沉积到该至少一个沟槽图型开口及该至少一个第一硬掩模开口内；

对于该至少一个沟槽图型开口及该至少一个第一硬掩模开口进行金属沉积程序；以及

抛光该中间半导体装置以形成金属填充的沟槽及通孔。

5.如权利要求1所述的方法，其特征在于，进行至少一个通孔图型化程序进一步包含：

进行至少一个第二通孔图型化程序。

6.如权利要求5所述的方法，其特征在于，进行至少一个第二通孔图型化程序包含：

以第二光阻层涂布该中间半导体装置，其中，该第二光阻层填充该至少一个第一硬掩模开口；

进行光刻以图型化至少一个第二通孔开口；

形成位在该至少一个第二通孔开口内的第二间隔物；

将该至少一个第二通孔开口蚀刻到该硬掩模内以形成小于该至少一个第二通孔开口的至少一个第二硬掩模开口；以及

移除该第二光阻层。

7.如权利要求6所述的方法，其特征在于，该进行至少一个通孔图型化程序包含：

进行至少一个第三通孔图型化程序。

8.如权利要求7所述的方法，其特征在于，该进行至少一个第三通孔图型化程序包含：

以第三光阻层涂布该中间半导体装置，其中，该第三光阻层填充该至少一个第二硬掩模开口；

进行光刻以图型化至少一个第三通孔开口；

形成位在该至少一个第三通孔开口内的第三间隔物；

将该至少一个第三通孔开口蚀刻到该硬掩模内以形成小于该至少一个第三通孔开口的至少一个第三硬掩模开口；以及

移除该第三光阻层。

9.如权利要求2所述的方法，进一步包含：

进行冲穿该至少一个第一硬掩模开口中的该通孔蚀刻终止层以曝露该保护屏蔽层的一部分；

蚀刻贯穿该保护屏蔽层、位在该第一介电层上的该硬掩模层、该第一介电层、该低k层及该第二衬底蚀刻终止层；以及

蚀刻贯穿该第一衬底蚀刻终止层。