[发明专利]使用片内检测电路检测集成电路硬件木马的检测方法

权利要求书

1.一种使用片内检测电路检测集成电路硬件木马的检测方法，其特征为，集成电路硬件木马的片内检测电路包括设置于集成电路中不同位置处的至少两条信号通路；所述信号通路包括的连接导线或通过连接导线串联连接的逻辑门元件组被配置成使得每条信号通路的延时不同；

所述方法包括：

向集成电路硬件木马的片内检测电路的信号输入端输入检测信号；

测量每个所述信号通路的延时；

根据延时的大小对所述信号通路进行排序；

通过对比所述信号通路的排序和预设排序判断集成电路中是否存在硬件木马，若存在，则判断所述硬件木马所在位置范围；

所述预设排序根据以下步骤得到：

当所述集成电路正常工作时，利用瞬态仿真得到所述集成电路硬件木马的片内检测电路中各个所述信号通路的预期延时，根据各个所述信号通路的预期延时的大小对各个所述信号通路进行排序，得到预设排序。

2.根据权利要求1所述的方法，其特征为，所述信号通路与所述集成电路中的时钟树的分支一一对应相连。

3.根据权利要求1所述的方法，其特征为，所述信号通路与所述集成电路中的时钟树的分支平行设置，且所述信号通路与距其最近的所述集成电路中的时钟树的分支相连。

4.根据权利要求1-3中任一项所述的方法，其特征为，所述逻辑门元件组包括至少一个逻辑门元件。

5.根据权利要求4所述的方法，其特征为，所述逻辑门元件组包括多个并联连接的逻辑门元件。

6.根据权利要求4所述的方法，其特征为，延时相邻的所述信号通路之间的延时差范围为10^-1-10⁶皮秒。

7.根据权利要求6所述的方法，其特征为，所述信号输入端用于向所有所述信号通路输入相同且同步的输入信号。

8.根据权利要求6所述的方法，其特征为，每个所述信号通路具有单独的信号输出端，以便于对每条所述信号通路的延时进行检测。

9.根据权利要求1所述的方法，其特征为，所述信号通路设置为将所述集成电路划分为多个大小相近的单元模块。