[发明专利]使用片内检测电路检测集成电路硬件木马的检测方法

说明书

本发明公开了一种使用片内检测电路检测集成电路硬件木马的检测方法。集成电路硬件木马的片内检测电路包括设置于集成电路中不同位置处的至少两条信号通路；信号通路包括连接导线或通过连接导线串联连接的逻辑门元件组，以使得每条信号通路的延时不同。本发明利用硬件木马对附近信号通路延时的影响的特点，在集成电路中设置多条不同且延时接近的信号通路，通过判断各信号通路之间延时排序是否发生变化来判断集成电路中是否存在硬件木马，同时还根据延时发生变化的信号通路位置对硬件木马的位置进行大致确定。

技术领域

本发明属于集成电路技术领域，具体设计一种嵌入芯片上的使用片内检测电路检测集成电路硬件木马的检测方法。

背景技术

现如今集成电路芯片的应用日益广泛，集成电路芯片的制作厂商也逐渐增多，由于无法保证制作厂商的制作工艺足够规范，因此集成电路类硬件存在各种恶意攻击以及篡改等安全威胁。硬件木马是其中的一种安全隐患，通常情况下硬件木马只占集成电路中很小一部分，且不会被触发，只有在非常罕见的条件下才能被触发。因此，其在一般的功能测试或自动测试向量生成(ATPG)过程中很难被发现。

现有的检测硬件木马的方法包括逆向工程方法和侧信道信号分析方法。逆向工程方法是将待鉴别器件开封后，对电路进行逐层扫描，然后根据扫描图像重建原始设计，最后通过版图比较找到电路中的硬件木马；但这种方法具有破坏性、且十分昂贵，因此代价极高。侧信道信号分析方法则是根据硬件木马对芯片的一些物理参数(比如功耗、电磁辐射、电源电压、路径延时等)的影响来检测硬件木马。虽然利用侧信道方法检测硬件木马对集成电路芯片不具有破坏性，且成本较低；但由于硬件木马往往只占集成电路芯片的1％或0.1％量级的门数，因此其对电路旁路信号的影响微乎其微，很难从环境噪声、工艺偏差中分辨出，从而其准确率较低。

因此，现在亟须一种即不具有破坏性、成本低且准确率较高的检测电路或检测方法。

发明内容

本发明所要解决的技术问题是提供一种不具有破坏性、成本较低且准确率较高的检测电路或检测方法。

为了解决上述技术问题，本发明提供了一种集成电路硬件木马的片内检测电路，包括设置于集成电路中不同位置处的至少两条信号通路；所述信号通路包括的连接导线或通过连接导线串联连接的逻辑门元件组被配置成使得每条信号通路的延时不同。

优选的是，所述信号通路与所述集成电路中的时钟树的分支一一对应相连。

优选的是，所述信号通路与所述时钟树的分支平行设置，且所述信号通路与距其最近的所述时钟树的分支相连。

优选的是，所述逻辑门元件组包括至少一个逻辑门元件。

优选的是，所述逻辑门元件组包括多个并联连接的逻辑门元件。

优选的是，延时相邻的所述信号通路之间的延时差范围为10^-1-10⁶皮秒。

优选的是，所述信号输入端与所述信号通路连接，以用于向所有所述信号通路输入相同且同步的输入信号。

优选的是，每个所述信号通路具有单独的信号输出端，以便于对每条所述信号通路的延时进行检测。

优选的是，所述信号通路设置为将所述集成电路划分为多个大小相近的单元模块。

根据本发明的另一个方面，提供了一种使用片内检测电路检测集成电路硬件木马的检测方法，包括：

向信号输入端输入检测信号；

测量每个所述信号通路的延时；

根据延时大小对所述信号通路进行排序；

通过对比所述信号通路的排序和预设排序判断集成电路中是否存在硬件木马，若存在，则判断所述硬件木马所在位置范围。