[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，方法包括：在第二槽区中获取若干分立的接触孔区；根据接触孔区的位置，获取位于第二槽区中的第二槽修正区，第二槽修正区的宽度小于第二槽区的宽度；在介质层第二槽修正区和第一槽区上分别形成牺牲层；在介质层上形成第一侧墙和第二侧墙；在第二侧墙暴露出的第二槽区上形成阻挡层，且阻挡层的边缘至相邻的第一槽区上牺牲层边缘的距离等于第一侧墙和第二侧墙之间的最小距离；之后去除牺牲层；之后以阻挡层、第一侧墙和第二侧墙为掩膜刻蚀介质层，在第一侧墙两侧的介质层中形成第一凹槽，在介质层第二槽修正区中形成第二凹槽。提高了半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体集成电路工艺技术的不断进步，当半导体器件缩小至深亚微米的范围时，半导体器件之间的高性能、高密度连接需要通过互联结构实现。互联结构中易形成寄生电阻和寄生电容，从而出现寄生效应，导致金属连线传递的时间延迟，人们面临着如何克服由于连接长度的急速增长而带来的RC(R指电阻，C指电容)延迟显著增加的问题。

为了克服互联中的寄生效应，在大规模集成电路后段工艺互联的集成工艺中，一方面，寄生电容正比于互联层绝缘介质的相对介电常数K，因此使用低K材料尤其是超低介电常数(Ultra-low dielectric constant，ULK)的材料代替传统的SiO₂介质材料已成为满足高速芯片的发展的需要，另一方面，由于铜具有较低的电阻率、优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。

然而，现有技术形成的半导体器件的性能较差。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供介质层，所述介质层包括第一槽区和若干第二槽区，第一槽区和第二槽区相互分立，第一槽区位于相邻的第二槽区之间，第二槽区的宽度大于第一槽区的宽度；在第二槽区中获取若干分立的接触孔区；根据接触孔区的位置，获取位于第二槽区中的第二槽修正区，所述第二槽修正区含盖接触孔区，第二槽修正区的宽度小于第二槽区的宽度；在介质层第二槽修正区和第一槽区上分别形成牺牲层；在介质层上形成第一侧墙和第二侧墙，第一侧墙位于第一槽区上牺牲层沿第一槽区宽度方向的两侧侧壁，第二侧墙位于第二槽修正区上牺牲层沿第二槽修正区宽度方向的两侧侧壁；在第二侧墙暴露出的第二槽区上形成阻挡层，且阻挡层的边缘至相邻的第一槽区上牺牲层边缘的距离等于第一侧墙和第二侧墙之间的最小距离；形成阻挡层后，去除牺牲层；去除牺牲层后，以阻挡层、第一侧墙和第二侧墙为掩膜刻蚀介质层，在第一侧墙两侧的介质层中形成第一凹槽，在介质层第二槽修正区中形成第二凹槽。

可选的，所述第二槽修正区的宽度等于第一槽区的宽度；或者，所述第二槽修正区的宽度小于或大于第一槽区的宽度。

可选的，所述第二槽修正区的宽度为第一槽区的宽度的95％～105％。

可选的，所述第二槽修正区包括连接区和若干分立的孔修正区，孔修正区的延伸方向与第二槽区的长度方向平行，所述若干孔修正区沿第二槽区的宽度方向在第二槽区边缘的投影相互分立，所述若干孔修正区沿第二槽区的长度方向在第二槽区边缘的投影相互分立；所述连接区的两端分别与孔修正区连接，所述孔修正区在第二槽区的长度方向上分别位于连接区的两侧。

可选的，所述孔修正区的数量为两个；所述两个孔修正区分别为第一孔修正区和第二孔修正区；第一孔修正区和第二孔修正区的延伸方向与第二槽区的长度方向平行；连接区的两端分别与第一孔修正区和第二孔修正区连接，第一孔修正区和第二孔修正区在第二槽区的长度方向上分别位于连接区的两侧。

可选的，所述第一孔修正区和所述第二孔修正区在第二槽区宽度方向上分别位于第二槽区中的两侧边缘。