[发明专利]用于具有分割字线的多次可编程存储器（MTPM）的裕度测试

说明书

本发明涉及用于具有分割字线的多次可编程存储器(MTPM)的裕度测试。本公开涉及一种包括双单元存储器的结构，该双单元存储器包括第一器件和第二器件，并且被配置为存储对应于由第一字线控制的第一器件与由第二字线控制的第二器件之间的阈值电压差的数据。

技术领域

本公开涉及裕度测试，更特别地，涉及用于具有分割(split)字线的多次可编程存储器(MTPM)阵列的裕度测试的电路和方法。

背景技术

在高密度存储器系统中，典型的非易失性存储器单元可以包括具有参数(例如，晶体管器件阈值电压(Vt))的金属氧化物半导体场效应晶体管(MOSFET)，该参数可以例如通过将电荷注入到浮置栅极或栅极氧化物中而改变以用于存储期望的信息。因此，存储器单元在确定偏置状态时灌入(sink)的电流依赖于存储在其中的信息而变化。例如，为了将信息存储在典型的双晶体管存储器单元中，为该单元提供两个不同的阈值电压(Vt)值，每个不同的阈值电压(Vt)值与不同的逻辑或比特值相关联。

现有的双单元多次可编程存储器(MTPM)利用两个晶体管来存储1位信息，并且为每个单元使用局部化的参考晶体管。在MTPM开放位线架构中使用双单元可提供最高的密度，但会受到感测裕度问题的困扰。

在电荷俘获存储器中，通过改变场效应晶体管(FET)的阈值电压(Vt)来实现编程。在常规的双单元电荷俘获存储器中，一对场效应晶体管(FET)连接到真和补位线，并由控制FET的栅极的公共字线控制。在编程操作中，编程电压被施加到单元，然后执行读取验证以检查编程的充分性。在这个写入验证编程操作中，执行读取信号裕度测试以检查信号电平，以确保信号电平足以克服在存储器的寿命期间的期望的信号泄漏和其他信号劣化。

在常规的电荷俘获存储器阵列中，已经通过下列方式来完成克服预期的泄漏和其他信号劣化，即，使感测放大器不平衡来支持相反的数据状态从而使得更难以感测期望的数据状态。此外，当使用不平衡感测放大器方法时，将电流偏移施加到感测放大器的一侧并且计算等效单元“信号”偏移或单元场效应晶体管阈值电压(FET Vt)的等效变化。此外，在常规的电荷俘获存储器阵列中，可以将约10μa的偏移电流施加到真或补位线中的一者，以与10mV的阈值电压(Vt)偏移的等效单元编程偏移相关。这种信号裕度方法受到来自工艺、电压和温度(PVT)的电池电流变化的影响。例如，快过程的情况下将产生比慢过程的情况高的单元电流，并且电流偏移不会相应地进行调节。实际上，当前的偏移是固定的并且可能会过度测试慢过程芯片并欠测试快过程芯片。在20mV信号裕度测试期间，信号裕度方法的准确度可能在约15mV至35mV范围内变化。这种准确度对一次可编程存储器(OTPM)阵列的是可以接受的，但是用在多次可编程存储器(MTPM)阵列中不够准确。特别地，MTPM阵列可能需要以降低的信号电平进行操作。

发明内容

在本公开的一个方面中，一种结构包括双单元存储器，所述双单元存储器包括第一器件和第二器件并且被配置为存储对应于由第一字线控制的所述第一器件与由第二字线控制的所述第二器件之间的阈值电压差的数据。

在本公开的另一方面中，一种结构包括多次可编程存储器(MTPM)阵列，所述多次可编程存储器(MTPM)阵列包括以多行和多列排列的多个双单元存储单元，使得所述多个双单元存储单元中的每一个包括第一NFET器件和第二NFET器件并且被配置为存储对应于由第一字线控制的所述第一NFET器件与由第二字线控制的所述第二NFET器件之间的阈值电压差的数据。

在本公开的另一方面中，一种方法包括：用写入脉冲对双单元存储器进行编程；通过将真字线设置为具有比补字线高的电压来验证被编程的双单元存储器；以及通过将所述真字线设置为具有比所述补字线低的电压来验证被编程的双单元存储器。

附图说明

通过本公开的示例性实施例的非限制性实例并参考所述多个附图，在以下详细描述中描述本公开。