[发明专利]一种FinFET器件及其制备方法

说明书

本发明公开了一种制作FinFET器件的方法，包括以下步骤：S01：在衬底上制备鳍结构，在鳍结构中间位置形成栅介质和栅极；S02：在鳍结构两端分别定义出源极区域和漏极区域，并在源极区域和漏极区域中刻蚀出源极凹槽和漏极凹槽；S03：在源极凹槽和漏极凹槽中分别制备金属型源极和金属型漏极；S04：对源极和漏极进行金属引出及后道工艺制备。本发明提供的一种FinFET器件及其制备方法，通过直接制备金属型源极和金属型漏极可大幅降低FinFET器件的寄生电阻，同时形成的替换型金属源漏结构也改进了目前主流的提升源漏结构，可显著降低FinFET器件的边缘电容，从而达到降低寄生电容的目的。

技术领域

本发明涉及半导体技术领域，特别涉及一种FinFET器件及其制备方法。

背景技术

随着半导体工艺技术节点的不断缩小，传统的平面MOSFET遇到了越来越多的技术挑战，FinFET作为一种新型的三维器件结构，可以极大地提升MOSFET的器件特性，包括抑制短沟效应(SCE)、减小器件漏电、提高驱动电流以及提升亚阈值特性等等，目前，国际上领先的半导体代工厂都已经在16/14nm工艺节点中量产了FinFET技术。然而，虽然FinFET技术为MOS器件尺寸的进一步缩小提供了便利，但其三维器件结构所引起的寄生电阻和寄生电容相比平面MOS器件也更为严重，尤其是随着FinFET器件尺寸进一步缩小至7nm工艺代，器件的寄生电阻和寄生电容将会成为影响器件性能的决定性因素，这将给FinFET器件性能的进一步提升带来巨大挑战。

图1所示为FinFET器件典型的寄生电阻示意图，主要包括源漏区域的寄生电阻R_SD、源漏与沟道之间Si Fin扩展区域的电阻R_extension以及源漏区域通过金属M0引出时接触电阻R_contact，图2所示为各工艺节点的FinFET器件寄生电阻的仿真结果，可以看出，随着FinFET器件尺寸的不断缩小，R_SD和R_extension变化不大，但是R_contact则显著增加。图3示意了FinFET器件典型的寄生电容，分别包括了栅极Gate与Si Fin、源漏提升区域以及金属引出之间的寄生电容Cgf/Cgr/Cgm，而图4则仿真了不同器件结构(变化不同Fin高度Hfin)的寄生电容，可以看出，Gate与Fin的寄生电容Cgf和Gate与源漏提升区域的寄生电容Cgr主导了超过90％的寄生电容。因此，降低FinFET器件的寄生电阻和寄生电容已成为FinFET技术路线进一步按比例缩小亟需解决的关键难题之一，也是提升器件性能的重要努力方向。

FinFET技术路线目前预计可延续制7nm工艺节点，如何降低器件的寄生电阻和寄生电容仍然是研究热点之一，众多的研究人员正在尝试通过各种途径降低FinFET器件的寄生效应。

发明内容

为了解决上述技术问题，本发明提供了一种FinFET器件及其制备方法，通过直接制备金属型源极和金属型漏极可大幅降低FinFET器件的寄生电阻，同时形成的替换型金属源漏结构也改进了目前主流的提升源漏结构，可显著降低FinFET器件的边缘电容，从而达到降低寄生电容的目的。

为了实现上述目的，本发明采用如下技术方案：一种FinFET器件，包括位于衬底之上的鳍结构，位于鳍结构上的栅介质、栅极、源极、漏极以及金属引出层，所述栅极和栅介质覆盖于鳍结构中间部分的两侧和上表面，所述源极和漏极分别位于鳍结构两端的凹槽中，所述凹槽通过刻蚀栅极两侧的鳍结构得出，所述源极为金属型源极，所述漏极为金属型漏极，所述金属引出层用于将源极和漏极引出。

一种FinFET器件的制作方法，包括以下步骤：

S01：在衬底上制备鳍结构，并在鳍结构中间位置形成栅介质和栅极；

S02：在鳍结构两端分别定义出源极区域和漏极区域，并在源极区域和漏极区域中刻蚀出源极凹槽和漏极凹槽；

S03：在源极凹槽和漏极凹槽中分别制备金属型源极和金属型漏极；

S04：对源极和漏极进行金属引出及后道工艺制备。