[发明专利]具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的非平面半导体器件有效
申请号: | 201810146657.7 | 申请日: | 2013-06-12 |
公开(公告)号: | CN108198852B | 公开(公告)日: | 2021-12-28 |
发明(设计)人: | G·杜威;M·拉多萨夫列维奇;R·皮拉里塞泰;B·舒-金;N·慕克吉 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/201;H01L29/205;H01L29/40;H01L29/423;H01L29/51;H01L21/335;H01L29/775;H01L29/78;H01L29/786;B82Y10/00 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 邬少俊;王英 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 带有 电介质 栅极 堆叠 材料 有源 平面 半导体器件 | ||
1.一种半导体器件,包括:
半导体衬底,其包括第一半导体材料;
所述半导体衬底上方的第二层,所述第二层包括与所述第一半导体材料不同的第二材料;
所述第二层上方的纳米线,所述纳米线包括与所述第二材料不同的第三材料,所述纳米线具有沟道区;
朝向所述沟道区的第一侧并且具有顶部的源极区,所述源极区的顶部位于所述纳米线的顶部的上方;
朝向所述沟道区的第二侧的漏极区,所述沟道区的所述第二侧与所述第一侧相对,所述漏极区具有顶部,所述漏极区的顶部位于所述纳米线的所述顶部的上方;
第一栅极电介质层,其围绕所述纳米线的所述沟道区;
第二栅极电介质层,其围绕所述纳米线的所述沟道区,所述第二栅极电介质层位于所述第一栅极电介质层上,所述第一栅极电介质层的一部分接触所述第二层,所述第二栅极电介质层具有比所述第一栅极电介质层高的介电常数;
栅极电极,其围绕所述纳米线的所述沟道区,所述栅极电极通过所述第一栅极电介质层和所述第二栅极电介质层而与所述纳米线的所述沟道区分开;以及
其中,在所述第二层中设置沟槽从而所述第一栅极电介质层、所述第二栅极电介质层和所述栅极电极的位于所述纳米线的所述沟道区的下侧上的部分延伸到所述第二层的顶表面的下方。
2.根据权利要求1所述的器件,其中,所述第一栅极电介质层在垂直于从所述源极区延伸到所述漏极区的线所截取的第一截面中完全包围所述纳米线,并且所述第一栅极电介质层在穿过所述纳米线并且平行于所述衬底的顶表面所截取的第二截面中不完全包围所述纳米线。
3.根据权利要求2所述的器件,其中,所述第一截面中的所述纳米线的周界具有非圆形形状。
4.根据权利要求1所述的器件,其中,所述第二栅极电介质层具有大于8的介电常数,并且所述第一栅极电介质层具有在4-8的范围内的介电常数。
5.根据权利要求4所述的器件,所述第二栅极电介质层包括选自由以下材料组成的组中的材料:钽硅氧化物、氧化铝、氧化铪、氧化锆和氧化镧,并且所述第一栅极电介质层包括选自由以下材料组成的组中的材料:硅酸铝、氮氧化硅、二氧化硅和氮化硅。
6.根据权利要求4所述的器件,其中,所述第一栅极电介质层具有0.3到2纳米之间的厚度,包括0.3和2纳米,并且所述第二栅极电介质层具有0.5到3纳米之间的厚度,包括0.5和3纳米。
7.根据权利要求1所述的器件,其中,所述纳米线的所述第三材料包括来自周期表的Ⅲ族的元素,并且还包括来自周期表的Ⅴ族的元素。
8.根据权利要求7所述的器件,其中,所述第三材料包括InxAs1-x。
9.根据权利要求7所述的器件,其中,所述第三材料包括InxSb1-x。
10.根据权利要求1所述的器件,其中,所述第二栅极电介质层的位于所述纳米线的所述沟道区的下侧的下方的部分延伸到所述第二层的所述顶表面的下方,并且所述栅极电极的位于所述纳米线的所述沟道区的下侧的下方的部分延伸到所述第二层的所述顶表面的下方。
11.根据权利要求1所述的器件,其中,所述纳米线具有高度和宽度,并且所述高度与所述宽度大致相同。
12.根据权利要求1所述的器件,还包括位于所述纳米线上方并且位于所述源极区和所述漏极区下方的第三层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810146657.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类