[发明专利]具有三维沟道的复合栅IGBT芯片的制作方法

权利要求书

1.一种具有三维沟道的复合栅IGBT芯片的制作方法，其特征为，包括：

在晶圆基片的上表面形成第一氧化层；

对所述第一氧化层上的第一预设位置进行刻蚀，裸露出下方的晶圆基片；

将P型杂质注入到裸露的晶圆基片的第二预设位置，并使其扩散第一结深形成P阱；

对所述P阱上的第三预设位置进行刻蚀，形成沟槽，所述沟槽深度大于所述P阱深度；

在所述沟槽内表面以及裸露的晶圆基片上表面形成第二氧化层；

在所述沟槽内以及所述第一氧化层和第二氧化层上形成多晶硅层，所述沟槽内的多晶硅填满所述沟槽；

对所述多晶硅层上的第四预设位置进行刻蚀，裸露出所述沟槽的沟槽口以及部分所述P阱上方的第二氧化层，以使得所述第一氧化层和第二氧化层上的多晶硅形成平面栅极，并使得所述沟槽内的多晶硅形成沟槽栅极；

在所述第四预设位置对应的所述P阱中注入P型杂质和N型杂质，并使所述P型杂质和N型杂质扩散第二结深形成相接触的P++区和N++区，所述第二结深小于所述第一结深；其中，所述P++区和所述N++区构成的区域与所述沟槽接触并延伸至所述平面栅极下方；

在所述多晶硅层上、裸露出的第二氧化层以及所述沟槽口上形成绝缘层；

在所述绝缘层上形成钝化层；

对所述钝化层的第五预设位置进行刻蚀，并对其下方对应位置的绝缘层和第二氧化层进行刻蚀，裸露出部分所述P++区和部分N++区，形成接触槽。

2.根据权利要求1所述的制作方法，其特征为，所述P++区和N++区在所述P阱中交替设置。

3.根据权利要求1所述的制作方法，其特征为，所述P++区中的P型杂质的浓度大于所述P阱中P型杂质的浓度。

4.根据权利要求1-3中任意一项所述的制作方法，其特征为，在形成所述接触槽后，还包括：

在所述接触槽内以及所述钝化层上沉积金属层，形成源极。

5.根据权利要求4所述的制作方法，其特征为，所述接触槽位于所述沟槽栅极两侧，使得所述源极与所述晶圆基片上的每一个P++区和N++区均接触连接。

6.根据权利要求1所述的制作方法，其特征为，所述第一氧化层的厚度大于所述第二氧化层厚度，其所述第一氧化层和第二氧化层平缓连接。

7.根据权利要求1所述的制作方法，其特征为，在对所述第一氧化层进行刻蚀步骤和形成P阱步骤之间还包括：

将N型杂质注入到裸露的晶圆基片的第二预设位置，并使其扩散第三结深形成N阱，所述第三结深大于所述第二结深。

8.根据权利要求1所述的制作方法，其特征为，还包括：形成所述复合栅IGBT芯片背面结构。

9.根据权利要求8所述的制作方法，其特征为，形成所述复合栅IGBT芯片背面结构具体步骤为：

在所述晶圆基片的下表面注入N型杂质，并使其扩散形成缓冲层；

在所述缓冲层中注入P型杂质，并使其扩散形成阳极层；

在所述阳极层上形成背部金属层。