[发明专利]具有三维沟道的复合栅IGBT芯片的制作方法

说明书

本发明公开了一种具有三维沟道的复合栅IGBT芯片的制作方法，包括：在晶圆基片的上表面形成第一氧化层；对第一氧化层上的第一预设位置进行刻蚀，裸露出下方的晶圆基片；将P型杂质注入到裸露的晶圆基片的第二预设位置，并使其扩散第一结深形成P阱；对P阱上的第三预设位置进行刻蚀，形成沟槽，沟槽深度大于P阱深度；在沟槽内表面以及裸露的晶圆基片上表面形成第二氧化层；在沟槽内以及第一氧化层和第二氧化层上形成多晶硅层，沟槽内的多晶硅填满沟槽；对多晶硅层上的第四预设位置进行刻蚀，裸露出沟槽的沟槽口以及部分P阱上方的第二氧化层。本发明制作方法制成的IGBT芯片既具有较好的耐压性，同时也增大了沟道密度，从而大幅度提升了芯片电流密度。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种具有三维沟道的复合栅IGBT芯片的制作方法。

背景技术

绝缘栅双极型晶体管(IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，由于其具有通态压降低，电流密度大，输入阻抗高以及响应速度快等特点，被广泛应用于轨道交通、智能电网、工业变频以及新能源开发等领域。

现有的绝缘栅双极型晶体管(IGBT)的栅极通常为平面栅或沟槽栅。当绝缘栅双极型晶体管(IGBT)的栅极为平面栅时，则绝缘栅双极型晶体管(IGBT)制作工艺简单，对工艺设备要求较低，且平面栅的耐压性较好；但由于平面栅沟道区在表面，沟道密度受到芯片表面积大小限制，因此平面栅的电导调制效应较弱，从而使得其导通压降较高。当绝缘栅双极型晶体管(IGBT)的栅极为沟槽栅时，将沟道由横向转化为纵向，从而实现一维电流通道，有效消除平面栅沟道中的JFET效应，同时使沟道密度不再受芯片表面积限制，大大提高沟道密度从而大幅度提升芯片电流密度；但随着沟槽栅密度的增加，芯片饱和电流过大，弱化了芯片的短路性能，从而影响了芯片的安全工作区，同时也降低了芯片的耐压能力。

因此，现如今亟需一种耐压能力大，同时又可以很好的避免芯片饱和电流过大，影响芯片的安全工作区的绝缘栅双极型晶体管(IGBT)芯片制作方法。

发明内容

本发明所要解决的技术问题是现有技术制成的绝缘栅双极型晶体管芯片不能在大幅度提升芯片电流密度的同时保证具有较大的耐压能力和宽安全工作区。

为了解决上述技术问题，本发明提供了一种具有三维沟道的复合栅IGBT芯片的制作方法，包括：

在晶圆基片的上表面形成第一氧化层；

对所述第一氧化层上的第一预设位置进行刻蚀，裸露出下方的晶圆基片；

将P型杂质注入到裸露的晶圆基片的第二预设位置，并使其扩散第一结深形成P阱；

对所述P阱上的第三预设位置进行刻蚀，形成沟槽，所述沟槽深度大于所述P阱深度；

在所述沟槽内表面以及裸露的晶圆基片上表面形成第二氧化层；

在所述沟槽内以及所述第一氧化层和第二氧化层上形成多晶硅层，所述沟槽内的多晶硅填满所述沟槽；

对所述多晶硅层上的第四预设位置进行刻蚀，裸露出所述沟槽的沟槽口以及部分所述P阱上方的第二氧化层；使得所述第一氧化层和第二氧化层上的多晶硅形成平面栅极，所述沟槽内的多晶硅形成沟槽栅极。

优选的是，在形成平面栅极和沟槽栅极后，还包括：

在所述第四预设位置对应的所述P阱中注入P型杂质和N型杂质，并使所述P型杂质和N型杂质扩散第二结深形成相接触的P++区和N++区，所述第二结深小于所述第一结深。

优选的是，所述P++区和N++区在所述P阱中交替设置。

优选的是，所述P++区中的P型杂质的浓度大于所述P阱中P型杂质的浓度。