[发明专利]半导体集成电路器件

权利要求书

1.一种半导体集成电路器件，具有：

外部连接端子，用于接收来自外部的输入信号；以及

与所述外部连接端子连接的差分放大电路，

其中，所述差分放大电路包括：接收来自所述外部连接端子的输入信号的第1差分输入部、接收基准电压的第2差分输入部、以及共同连接于所述第1差分输入部和所述第2差分输入部的尾电流源，所述尾电流源接收所述第1差分输入部的电流和所述第2差分输入部的电流，

其中所述基准电压从基准电压生成电路供给并且所述基准电压是与所述输入信号独立的恒定电压，以及

其中所述第1差分输入部侧的电流被检测并反馈到所述尾电流源，以控制流经所述尾电流源的尾电流。

2.如权利要求1所述的半导体集成电路器件，

其中，通过电阻将所述第1差分输入部侧的电流转换为电压并反馈到所述尾电流源。

3.如权利要求1所述的半导体集成电路器件，还具有：

第1晶体管及第2晶体管，分别构成所述第1差分输入部及所述第2差分输入部；

第3晶体管，用作所述第1晶体管及所述第2晶体管的尾电流源；以及

电流检测部，用于检测流经所述第1晶体管的电流，

其中，所述第3晶体管根据所述电流检测部检测到的电流来控制所述尾电流源中的尾电流的电流量。

4.如权利要求3所述的半导体集成电路器件，

其中所述电流检测部包括用于将流经所述第1晶体管的电流转换为电压的电阻，以及

其中所述第3晶体管根据所述电阻所转换的电压来控制所述尾电流源中的尾电流的电流量。

5.如权利要求3所述的半导体集成电路器件，还具有第4晶体管，所述第4晶体管连接于所述第3晶体管和施加了电源电压的电源线之间，且具有被输入允许所述差分放大电路运行的允许运行信号的栅极，

其中，所述第4晶体管在所述允许运行信号有效时为导通状态，以使所述差分放大电路运行。

6.如权利要求1至5中任一项所述的半导体集成电路器件，还具有延迟时间调整电路，所述延迟时间调整电路分别被输入从所述差分放大电路输出的输出信号及所述输出信号的反转信号，并且所述延迟时间调整电路进行调整以使得所述输出信号和所述反转信号之间的延迟差大致消失，并输出所述输出信号和所述反转信号。

7.如权利要求4所述的半导体集成电路器件，还具有第4晶体管，所述第4晶体管连接于所述第3晶体管和施加了电源电压的电源线之间，且具有被输入允许所述差分放大电路运行的允许运行信号的栅极，

其中，所述第4晶体管在所述允许运行信号有效时为导通状态，以使所述差分放大电路运行。

8.如权利要求7所述的半导体集成电路器件，还具有延迟时间调整电路，所述延迟时间调整电路分别被输入从所述差分放大电路输出的输出信号及所述输出信号的反转信号，并且所述延迟时间调整电路进行调整以使得所述输出信号和所述反转信号之间的延迟差大致消失，并输出所述输出信号和所述反转信号。