[发明专利]半导体装置在审
申请号: | 201810158631.4 | 申请日: | 2018-02-26 |
公开(公告)号: | CN108511410A | 公开(公告)日: | 2018-09-07 |
发明(设计)人: | 萱岛祐治;关口智久 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/485 | 分类号: | H01L23/485;H01L23/488 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 金春实 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 层间绝缘膜 焊盘 开口部 半导体装置 布线 连接区域 层叠膜 再布线 半导体基板 俯视观察 电连接 覆盖布 暴露 | ||
本发明涉及半导体装置,提高半导体装置的可靠性。在半导体基板上隔着层间绝缘膜形成与布线(M2a),在该层间绝缘膜上以覆盖布线(M2a)的方式形成有层间绝缘膜(IL3),在层间绝缘膜(IL3)上形成有焊盘(PD1)。在层间绝缘膜(IL3)上,形成有具有暴露焊盘(PD1)的开口部(OP3)的层叠膜(LM),在包括从开口部(OP3)暴露的焊盘(PD1)之上在内的层叠膜(LM)上形成有焊盘(PD1)电连接的再布线(RW)。布线(M2a)的端部位于焊盘(PD1)与再布线(RW)的连接区域(CN)的下方。在布线(M2a)中形成有多个开口部(SL),在俯视观察时,多个开口部(SL)的至少一部分与连接区域(CN)重叠。
技术领域
本发明涉及一种半导体装置,例如能够适当利用于在形成焊盘后形成有再布线的半导体装置。
背景技术
存在一种在形成结合焊盘后形成再布线来制造半导体装置的技术。
在日本特开2003-264256号公报(专利文献1)中,记载了关于在形成结合焊盘BP后形成有Cu布线10的半导体装置的技术。在日本特开2000-183214号公报(专利文献2)和日本特开平6-53211号公报(专利文献3)中记载了在布线层中设置狭缝的技术。
专利文献1:日本特开2003-264256号公报
专利文献2:日本特开2000-183214号公报
专利文献3:日本特开平6-53211号公报
发明内容
发明要解决的问题
在形成焊盘后形成有再布线的半导体装置中,期望提高可靠性。
其它问题和新的特征会通过本说明书的描述和附图变得明确。
用于解决问题的方案
根据一个实施方式,半导体装置具有:第一布线,在半导体基板上隔着第一层间绝缘膜形成;第二层间绝缘膜,在所述第一层间绝缘膜上以覆盖所述第一布线的方式形成;以及第一焊盘,形成在所述第二层间绝缘膜上。半导体装置还具有:第一绝缘膜,形成在所述第二层间绝缘膜上,具有暴露所述第一焊盘的第一开口部;第二布线,形成在包括从所述第一开口部暴露的所述第一焊盘之上在内的所述第一绝缘膜上,与所述第一焊盘电连接;以及第二焊盘,形成在所述第一绝缘膜上,与所述第二布线成一体地连接。所述第一布线的端部位于所述第一焊盘与所述第二布线的连接区域的下方,在所述第一布线中形成有多个第二开口部,在俯视观察时,所述多个开口部的至少一部分与所述连接区域重叠。
发明的效果
根据一个实施方式,能够提高半导体装置的可靠性。
附图说明
图1是一个实施方式的半导体装置的主要部分截面图。
图2是一个实施方式的半导体装置的主要部分截面图。
图3是一个实施方式的半导体装置的顶视图。
图4是一个实施方式的半导体装置的平面透视图。
图5是一个实施方式的半导体装置的制造工序中的主要部分截面图。
图6是接着图5的半导体装置的制造工序中的主要部分截面图。
图7是接着图6的半导体装置的制造工序中的主要部分截面图。
图8是接着图7的半导体装置的制造工序中的主要部分截面图。
图9是接着图8的半导体装置的制造工序中的主要部分截面图。
图10是接着图9的半导体装置的制造工序中的主要部分截面图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810158631.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体芯片的晶圆级封装方法及其封装结构
- 下一篇:半导体装置