[发明专利]半导体器件及其制造方法

说明书

本发明的实施例提供了半导体器件及其形成方法。在制造半导体器件的方法中，形成鳍结构，该鳍结构具有底部、设置在底部上方的中间部分以及设置在中间部分上方的上部。去除鳍结构的源极/漏极区域处的中间部分，从而在底部和上部之间形成间隔。在间隔中形成绝缘层。在上部上方形成源极/漏极接触层。源极/漏极接触层通过绝缘层与鳍结构的底部分隔开。

技术领域

本发明的实施例涉及半导体集成电路，并且更具体地涉及具有全环栅场效应晶体管的半导体器件及其制造工艺。

背景技术

随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米级技术工艺节点，来自制造和设计问题的挑战已经引起了诸如多栅极场效应晶体管(包括fin FET(FinFET)和全环栅(GAA)FET)的三维设计的发展。在GAA FET中，沟道区域由栅极介电层和栅电极层包裹的半导体线形成。因为栅极结构从所有侧面围绕(包裹)沟道区域，因此晶体管实质具有控制通过沟道区域的电流的四个栅极。

发明内容

根据本发明的一个方面，提供了一种制造半导体器件的方法，所述方法包括：形成鳍结构，所述鳍结构具有底部、设置在所述底部上方的中间部分以及设置在所述中间部分上方的上部；去除所述鳍结构的源极/漏极区域处的所述中间部分，从而在所述底部和所述上部之间形成间隔；在所述间隔中形成绝缘层；以及在所述上部上方形成源极/漏极接触层，其中，所述源极/漏极接触层通过所述绝缘层与所述鳍结构的底部分隔开。

根据本发明的另一个方面，提供了一种制造半导体器件的方法，所述方法包括：形成鳍结构，所述鳍结构具有底部、设置在所述底部上方的中间部分以及设置在所述中间部分上方的上部；在所述鳍结构上方形成介电层；在所述鳍结构的沟道区域上方形成金属栅极结构；图案化所述介电层，从而形成其中暴露所述鳍结构的所述上部和所述鳍结构的所述中间部分的至少部分的开口；去除所述开口中的所述鳍结构的源极/漏极区域处的所述中间部分，从而在所述底部和所述上部之间形成间隔；在所述间隔中形成绝缘层；以及在所述上部上方形成源极/漏极接触层，其中，所述源极/漏极接触层通过所述绝缘层与所述鳍结构的所述底部分隔开。

根据本发明的又一个方面，提供了一种半导体器件，包括：半导体线结构，具有沟道区域和源极/漏极区域，其中：源极/漏极接触层形成在所述源极/漏极区域上方，源极/漏极接触层嵌入在介电层内，隔离绝缘层设置在所述介电层和衬底之间，以及所述源极/漏极区域的底部通过绝缘层与所述衬底分隔开，所述绝缘层由与所述隔离绝缘层和所述介电层不同的材料制成。

附图说明

当结合附图进行阅读时，从以下详细描述可更好地理解本发明。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以任意地增大或缩小。

图1A和图1B示出了根据本发明的实施例的用于制造具有GAA FET的半导体器件的工艺顺序的各个阶段的一个。

图2A和图2B示出了根据本发明的实施例的用于制造具有GAA FET的半导体器件的工艺顺序的各个阶段的一个。

图3A和图3B示出了根据本发明的实施例的用于制造具有GAA FET的半导体器件的工艺顺序的各个阶段的一个。

图4A和图4B示出了根据本发明的实施例的用于制造具有GAA FET的半导体器件的工艺顺序的各个阶段的一个。

图5A和图5B示出了根据本发明的实施例的用于制造具有GAA FET的半导体器件的工艺顺序的各个阶段的一个。

图6A和图6B示出了根据本发明的实施例的用于制造具有GAA FET的半导体器件的工艺顺序的各个阶段的一个。

图7A和图7B示出了根据本发明的实施例的用于制造具有GAA FET的半导体器件的工艺顺序的各个阶段的一个。