[发明专利]具有固定带宽接口的存储器设备中的集成的错误检查和校正（ECC）

权利要求书

1.一种存储器设备封装，包括：

输入/输出(I/O)接口，其具有与具有少于N个信号线的通道耦合的N个连接器；

具有第一N比特接口的第一存储器管芯；

具有第二N比特接口的第二存储器管芯；以及

电路，其用于选择性地将列地址选择(CAS)信号应用于所述第一存储器管芯和所述第二存储器管芯，以选择性地将所述第一存储器管芯的N/2个接口比特与所述N个连接器中的N/2个连接器耦合，并且将所述第二存储器管芯的接口比特中的至少一个接口比特与所述N个连接器中的至少一个连接器耦合，从而提供具有在所述第一存储器管芯与所述第二存储器管芯之间扩展的少于N个比特的比特的通道，所述通道包括N/2个数据(DQ)信号线和至少一个错误检查和校正(ECC)信号线。

2.根据权利要求1所述的存储器设备封装，其中，所述第一存储器管芯和所述第二存储器管芯在字节模式中操作以仅应用其相应的N比特接口中的每一个N比特接口的N/2个比特。

3.根据权利要求1所述的存储器设备封装，其中，所述电路包括选通逻辑，其用于选择性地禁用所述I/O接口的N个信号线中的未使用的连接器。

4.根据权利要求1所述的存储器设备封装，其中，所述电路包括多路复用电路，其用于选择所述第一存储器管芯和所述第二存储器管芯中的将被存取的比特。

5.根据权利要求4所述的存储器设备封装，其中，所述多路复用电路多路复用器，其用于基于列地址选择(CAS)信号来选择所述第一存储器管芯和第二存储器管芯中的(N/2)+1个比特以用于N/2个DQ信号线和ECC信号线。

6.根据权利要求5所述的存储器设备封装，其中，所述多路复用器用于在将所述I/O接口连接到所述第一存储器管芯和所述第二存储器管芯的全局I/O信号线当中进行多路复用，以选择所述(N/2)+1个比特。

7.根据权利要求5所述的存储器设备封装，其中，所述多路复用器用于在命令和地址总线的CAS信号线当中进行多路复用，以选择所述(N/2)+1个比特，所述命令和地址总线在所述第一存储器管芯和所述第二存储器管芯之间共享。

8.根据权利要求1所述的存储器设备封装，其中，所述第一存储器管芯和所述第二存储器管芯包括低功耗双倍速(LPDDR)存储器芯片。

9.根据权利要求1所述的存储器设备封装，其中，N＝16，具有八个数据(DQ)信号线和一个ECC信号线。

10.根据权利要求9所述的存储器设备封装，其中，所述电路用于在来自所述第一存储器管芯和所述第二存储器管芯的32个接口比特中的每具有八个DQ比特和一个ECC比特的3个组合中进行选择，其中，所述第一存储器管芯包括八个DQ比特的两个分组并且所述第二存储器管芯包括八个DQ比特的一个分组，以及用于八个DQ比特的三个分组的中的每一个的ECC比特。

11.一种具有存储器子系统的系统，包括：

存储器控制器；以及

多器件封装，其与所述存储器控制器耦合，所述多器件封装包括

输入/输出(I/O)接口，其具有与具有少于N个信号线的通道耦合的N个连接器；

具有第一N比特接口的第一存储器管芯；

具有第二N比特接口的第二存储器管芯；以及

电路，其用于选择性将列地址选择(CAS)信号应用于所述第一存储器管芯和所述第二存储器管芯，以选择性地将所述第一存储器管芯的N/2个接口比特与所述N个连接器中的N/2个连接器耦合，并且将所述第二存储器管芯的接口比特中的至少一个接口比特与所述N个连接器中的至少一个连接器耦合，从而提供具有在所述第一存储器管芯与所述第二存储器管芯之间扩展的少于N个比特的比特的通道，所述通道包括N/2个数据(DQ)信号线和至少一个错误检查和校正(ECC)信号线。