[发明专利]半导体装置

说明书

实施方式的半导体装置具备：半导体层，具有第一面和第二面；第一电极；第二电极；第一导电型的第一半导体区域，设于半导体层中；第二导电型的第二半导体区域，设于第一半导体区域与第一面之间，与第一电极电连接；以及，第二导电型的第三半导体区域，围绕第二半导体区域设置，并设于第一半导体区域与第一面之间，具有第一区域、比第一区域远离第二半导体区域的第二区域、比第二区域远离第二半导体区域的第三区域，第一区域、第二区域以及第三区域的第二导电型的杂质量比第二半导体区域少，第一区域的第二导电型的杂质量比第二区域少，第三区域的第二导电型的杂质量比第二区域少。

关联申请

本申请享受以日本专利申请2017－178414号(申请日：2017年9月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及半导体装置。

背景技术

为了保持半导体功率器件的耐压，在有源区域(Active Region)的周围设置终端区域(Termination Region)。通过设置终端区域来缓和有源区域的端部的电场强度，由此，半导体功率器件的耐压得到保持。从缩小芯片尺寸的观点考虑，要求极力缩短作为终端区域的长度的终端长。

基于杂质层的电荷平衡(电荷补偿)原理的降低表面电场(RESURF：ReducedSurface Field)构造或VLD(Variable Layer Doping)构造被用于缩短终端区域。但是，有时会由于因终端区域的杂质浓度的不均所产生的电荷失衡(电荷不平衡)而产生耐压的变动。若产生由杂质浓度的不均引起的耐压的变动，则恐怕无法实现所希望的耐压。此外，有时外部电荷会在半导体功率器件的工作过程中或者待机过程中向终端区域传播。该情况下也会产生电荷不平衡而耐压发生变动，恐怕会产生可靠性不良。因此，要求抑制由电荷不平衡引起的耐压的变动。

发明内容

实施方式提供能够缩短终端长的半导体装置。

实施方式的半导体装置具备：半导体层，具有第一面和第二面；第一电极，与第一面相接地设置；第二电极，与第二面相接地设置；第一导电型的第一半导体区域，设于半导体层中；第二导电型的第二半导体区域，设于第一半导体区域与第一面之间，与第一面相接，与第一电极电连接；以及第二导电型的第三半导体区域，围绕第二半导体区域设置，并设于第一半导体区域与第一面之间，与第一面相接，具有第一区域、比第一区域远离第二半导体区域的第二区域、比第二区域远离第二半导体区域的第三区域。然后，第一区域、第二区域以及第三区域的第二导电型的杂质量比第二半导体区域少，第一区域的至少一部分的第二导电型的杂质量比第二区域的至少一部分少，第三区域的至少一部分的第二导电型的杂质量比第二区域的至少一部分少。

附图说明

图1为第一实施方式的半导体装置的示意剖面图。

图2为第一实施方式的半导体装置的示意俯视图。

图3A、图3B、图3C为第一实施方式的半导体装置的终端区域的放大示意剖面图。

图4A、图4B、图4C为比较例的半导体装置的终端区域的放大示意剖面图。

图5为第一实施方式的半导体装置的作用以及效果的说明图。

图6A、图6B、图6C为第二实施方式的半导体装置的终端区域的放大示意剖面图。

图7A、图7B、图7C为第三实施方式的半导体装置的终端区域的放大示意剖面图。

图8A、图8B、图8C为第四实施方式的半导体装置的终端区域的放大示意剖面图。

图9A、图9B、图9C为第五实施方式的半导体装置的终端区域的放大示意剖面图。

图10为第六实施方式的半导体装置的终端区域的放大示意剖面图。