[发明专利]掩模及其制造方法、半导体装置

说明书

本发明提供一种掩模及其制造方法、半导体装置。掩模(MSK)具有衬底(SB)、有效像素形成用区域和基准用图案形成用区域。在有效像素形成用区域中配置有用于形成构成像素的像素构成部件的像素用图案(PTN1m)。在基准用图案形成用区域中配置有用于表示基准位置的基准用图案(PTN21m～PTN28m)，该基准位置是本来在有效像素形成用区域中配置像素用图案(PTN1m)的位置。像素用图案(PTN1m)以比基准位置偏向有效像素形成用区域的中央侧的方式配置。

本申请为2013年11月26日提交的、申请号为201310611389.9的、发明名称为“掩模及其制造方法、半导体装置”的申请的分案申请。

技术领域

本发明涉及掩模及其制造方法、半导体装置，尤其涉及具有所谓收缩区域的半导体装置及其制造方法。

背景技术

在形成半导体装置时，从对重叠形成不同的两个图案的工序中的重叠位置的偏差进行抑制的观点来看，有时采用用于验证偏差量的图案。作为这种图案，例如有在日本特开平10－335205号公报、日本特开平9－17715号公报、日本特开平11－145047号公报、以及日本特开2008－205312号公报中公开的所谓游标卡尺图案。

例如，在CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)图像传感器中，优选在配置有多个像素的有效像素区域中，构成该多个像素的遮光膜等配置为，与有效像素区域的外侧的有效外部区域的遮光膜等相比偏向有效像素区域的中央侧。由此，遮光膜仅对将要进入到除了期望的像素以外的像素中的光等应该遮光的光进行遮挡，从而提高对将要进入到期望的像素中的光的遮挡进行抑制的效果，其结果是使遮光膜进行适当遮光的效率提高。

但是，目前现状是高精度地表示在有效像素区域中应该配置像素的位置的方法还没有确定。考虑过应用上述各专利文献所示的游标卡尺图案的思路来管理在分别形成有效像素区域和有效像素区域外部的区域时的重叠的偏差量，但是上述各专利文献中的任一个都只不过是管理不同的两个图案之间的偏差的相对量的方法。

因此，根据上述各专利文献所公开的方法，即使能够高精度地管理上述重叠的偏差量，也不能验证相对于分别应该形成有效像素区域及其外部区域的基准位置的偏差量。具体地讲，例如在两个图案的位置双方都以成为相同相位的方式产生偏差的情况下，存在产生好像能够实现重叠精度极高的加工的错觉的可能性。

发明内容

根据一个实施方式，掩模具有衬底、有效像素形成用区域、和基准用图案形成用区域。在基准用图案形成用区域中配置基准用图案，用于表示在有效像素形成用区域中本来配置像素用图案的基准位置。像素用图案以比基准位置偏向有效像素形成用区域的中央侧的方式进行配置。

根据另一个实施方式，半导体装置具有半导体衬底、有效像素区域、和基准部配置区域。在基准部配置区域中配置基准部，用于表示在有效像素区域中本来配置像素构成部件的基准位置。像素构成部件以比基准位置偏向有效像素区域的中央侧的方式进行配置。

根据另一个实施方式的掩模的制造方法，首先准备具有主表面的衬底。准备被描画于第一层的第一数据，用于在衬底的主表面中形成有像素用图案的有效像素形成用区域中描画像素用图案，该像素用图案用于形成构成像素的像素构成部件。准备被描画于与第一层不同的第二层的第二数据，用于在包围有效像素形成用区域、并形成有基准用图案的基准用图案形成用区域中描画基准用图案，该基准用图案用于表示在有效像素形成用区域中本来配置像素用图案的基准位置。进行使用第一数据的描画。使用第二数据在基准用图案形成用区域中描画基准用图案。