[发明专利]一种三维NAND铁电存储器及其制备方法

权利要求书

1.一种铁电存储器的制备方法，其特征在于，包括：

在水平衬底层上通过刻蚀和离子注入形成公共源极；

通过化学气相沉淀方法在所述水平衬底层上依此堆叠第二介质层和牺牲层，形成原始阵列串；

通过刻蚀在所述原始阵列串形成至少两个第一通孔，且两个所述第一通孔的下表面与所述水平衬底层相接触；

在两个所述第一通孔内依此沉积铁电薄膜层和缓冲层，刻蚀两个所述第一通孔底面上的所述铁电薄膜层和所述缓冲层；

在两个所述第一通孔内和所述原始阵列串表面沉积多晶硅形成两个柱型半导体区域，刻蚀与两个所述柱型半导体区域相邻的区域形成第二通孔，且所述第二通孔的下表面与所述公共源极相接触；

刻蚀所述牺牲层，并在所述牺牲层的位置沉积控制栅极，刻蚀位于所述第二通孔侧壁上的所述控制栅极，向所述第二通孔和与所述第二通过相邻的表面沉积第一介质层；

刻蚀所述第一介质层在两个所述柱型半导体区域上形成引线通孔，并通过沉积和刻蚀在两个所述引线通孔上形成引线块。

2.如权利要求1所述的方法，其特征在于，所述刻蚀与两个所述柱型半导体区域相邻的区域形成第二通孔之前，具体包括：

在两个所述第一通孔内和所述原始阵列串表面沉积多晶硅，刻蚀所述原始阵列串表面沉积多晶硅，所述第一通孔内和所述第一通过表面的沉积的多晶硅形成所述柱型半导体区域；

在两个所述柱型半导体区域和与两个所述柱型半导体区域相邻的表面沉积氧化保护层。

3.如权利要求1所述的方法，其特征在于，所述公共源极位于所述水平衬底内，且所述第一通孔的两侧壁分别与所述公共源极的上表面不接触。

4.如权利要求1所述的方法，其特征在于，所述柱型半导体区域由多晶硅材料组成，所述柱型半导体区域的圆柱直径为60nm～200nm。

5.如权利要求1所述的方法，其特征在于，所述铁电薄膜的材料为Zr掺杂HfO₂，Si掺杂HfO₂，Al掺杂HfO₂，Y掺杂HfO₂以及氧化铪基铁电材料中的至少一种或SrBi₂Ta₂O₉，PbTiO₃，BaTiO₃，Pb(Zr,Ti)O₃，(Bi,Nd)₄Ti₃O₁₂，BiFeO₃，YMnO₃中的至少一种；

所述铁电薄膜的厚度介于2nm～100nm之间；

所述缓冲层的材料为Y₂O₃，CeO₂，Al₂O₃，HfO₂，SrTiO₃，(HfO₂)_0.75(Al₂O₃)_0.25中的一种或组合；所述缓冲层的厚度介于3～25nm之间。

6.如权利要求1所述的方法，其特征在于，所述第一介质层和所述第二介质层由氧化硅材料组成，所述牺牲介质层由氮化硅材料组成；

所述第一介质层厚度介于50～200nm之间，所述第二介质层厚度介于为50～150nm之间。

7.如权利要求1所述的方法，其特征在于，所述控制栅电极由氮化钛，钨，铝，多晶硅中的一种或者多种组合材料组成；所述控制栅极厚度介于30～100nm之间。

8.一种铁电存储器，其特征在于，包括水平衬底，设置在所述水平衬底内的公共源极，所述水平衬底上表面至少设置两个阵列串，两个所述阵列串之间通过第一介质层隔开；

所述阵列串包括垂直于所述水平衬底的柱型半导体区域，位于所述柱型半导体区域上的氧保护层和引线层，依此包裹所述柱型半导体区域的铁电薄膜层，缓冲层和与第二介质层相堆叠的控制栅电极；

其中，所述引线层穿透所述氧保护层与所述柱型半导体区域的上表面接触。