[发明专利]一种三维NAND铁电存储器及其制备方法

说明书

本发明公开了一种三维NAND铁电存储器及其制备方法，涉及半导体技术领域，该铁电存储器包括水平衬底，设置在所述水平衬底内的公共源极，所述水平衬底上表面至少设置两个阵列串，两个所述阵列串之间通过第一介质层隔开；所述阵列串包括垂直于所述水平衬底的柱型半导体区域，位于所述柱型半导体区域上的氧保护层和引线层，依此包裹所述柱型半导体区域的铁电薄膜层，缓冲层和与第二介质层相堆叠的控制栅电极；其中，所述引线层穿透所述氧保护层与所述柱型半导体区域的上表面接触。

技术领域

本发明涉及半导体技术领域，更具体的涉及一种铁电存储器及其制备方法。

背景技术

随着半导体制造工艺技术的更新迭代，半导体存储单元的尺寸不断缩小，集成度不断提高。而随着存储器单元尺寸的不断缩小，工艺的要求也相应提高，同时也使得成本不断提高。为解决平面闪存遇到的困难和追求更低的单位存储单元的生产成本提出了三维闪存存储器，比如：三维NAND型铁电储存器；

三维NAND型铁电储存器的存储单元是铁电场效电晶体(英文为： ferroelectricfield-effect transistor，中文为：FeFET)，其工作原理是基于铁电薄膜的极化。以n型FeFET为例，当在FeFET的栅上施加一个正的写入电压时，铁电薄膜发生极化，沟道表面形成反型层，这样在源、漏极之间形成了电流的通道，此时在漏极就能读到一个较大的电流，对应着存储逻辑值“1”；当在栅极上施加一个负的电压时，沟道表面则形成积累层，源、漏极之间的电流通道被截断，此时在漏极读到的电流就很小，对应着存储逻辑值“0”。

FeFET被认为是下一代重点研发的新型存储器，因为它具有存储结构简单、存储密度高、低功耗、高存取速度、抗辐射和非破坏性读出等优点，相比于传统浮栅型和电荷俘获型结构的存储器更有优势。对于现有的浮栅型和电荷俘获型NAND闪存，为了进一步降低存储器的工作电压，提高器件的运行速度、稳定性和可靠性，基于新材料和新工作原理的新型非易失性存储器件受到了广泛的关注。

综上所述，现有的三维闪存存储器存在工作电压较高，且反复擦写能力较低的问题。

发明内容

本发明实施例提供一种铁电存储器及其制备方法，用以解决现有的三维闪存存储器存在工作电压较高，且反复擦写能力较低的问题。

本发明实施例提供一种铁电存储器的制备方法，包括：

在水平衬底层上通过刻蚀和离子注入形成公共源极；

通过化学气相沉淀方法在所述水平衬底层上依此堆叠第二介质层和牺牲层，形成原始阵列串；

通过刻蚀在所述原始阵列串形成至少两个第一通孔，且两个所述第一通孔的下表面与所述水平衬底层相接触；

在两个所述第一通孔内依此沉积铁电薄膜层和缓冲层，刻蚀两个所述第一通孔底面上的所述铁电薄膜层和所述缓冲层；

在两个所述第一通孔内和所述原始阵列串表面沉积多晶硅形成两个柱型半导体区域，刻蚀与两个所述柱型半导体区域相邻的区域形成第二通孔，且所述第二通孔的下表面与所述公共源极相接触；

刻蚀所述牺牲层，并在所述牺牲层的位置沉积控制栅极，刻蚀位于所述第二通孔侧壁上的所述控制栅极，向所述第二通孔和与所述第二通过相邻的表面沉积第一介质层；

刻蚀所述第一介质层在两个所述柱型半导体区域上形成引线通孔，并通过沉积和刻蚀在两个所述引线通孔上形成引线块。

优选地，所述刻蚀与两个所述柱型半导体区域相邻的区域形成第二通孔之前，具体包括：

在两个所述第一通孔内和所述原始阵列串表面沉积多晶硅，刻蚀所述原始阵列串表面沉积多晶硅，所述第一通孔内和所述第一通过表面的沉积的多晶硅形成所述柱型半导体区域；