[发明专利]半导体装置

说明书

实施方式的半导体装置具备：第1二极管部，具有设于半导体层之中的第1阳极区域、第1阴极区域、漂移区域、沿第1方向延伸的第1沟槽、以及第1沟槽电极；第2二极管部，具有第2阳极区域、第2阴极区域、漂移区域、沿第1方向延伸的第2沟槽、以及第2沟槽电极，上述第2二极管部在第1方向上的宽度比第1二极管部在与第1方向正交的第2方向上的宽度大，上述第2二极管部在第1方向上与第1二极管部相邻地设置；以及第1IGBT部，具有第1发射极区域、第1集电极区域、漂移区域、第1基极区域、沿第1方向延伸的第3沟槽、以及第1栅极电极，该第1IGBT部在第2方向上与第1二极管部相邻地设置，并在第1方向上与第2二极管部相邻地设置。

本申请基于日本专利申请2017－176263号(申请日：2017年9月14日)主张优先权，本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及半导体装置。

背景技术

关于RC(Reverse Conducting)－IGBT(Insulated Gate Bipolar Transistor)，形成有IGBT的IGBT部和与IGBT部邻接并形成有二极管的二极管部形成于同一半导体层。在RC－IGBT中，在二极管正向动作时，若邻接的IGBT部的栅极电极被施加电压，则形成沟道，载流子被排出。因此，担心二极管的电流电压特性产生骤回(snap back)。若在二极管部中产生骤回，则例如在并列连接了多个RC－IGBT的情况下，担心电流集中于特定的RC－IGBT，导致特定的RC－IGBT破坏。

发明内容

实施方式提供一种能够抑制二极管的骤回的半导体装置。

实施方式的半导体装置具有第1二极管部、第2二极管部、以及第1IGBT部。

第1二极管部具有：第1导电型的第1阳极区域，设于具有第1面与第2面的半导体层之中；第2导电型的第1阴极区域，设于第1阳极区域与第2面之间；第2导电型的漂移区域，设于第1阳极区域与第1阴极区域之间，相比于第1阴极区域，第2导电型的杂质浓度更低；第1沟槽，设于半导体层的之中，沿第1方向延伸；第1沟槽绝缘膜，设于第1沟槽之中；以及第1沟槽电极，设于第1沟槽之中并且是第1沟槽绝缘膜之上，该第1沟槽电极与第1阳极区域电连接。

第2二极管部具有：第1导电型的第2阳极区域，设于半导体层之中；第2导电型的第2阴极区域，设于第2阳极区域与第2面之间；漂移区域，设于第2阳极区域与第2阴极区域之间；第2沟槽，设于半导体层之中，沿第1方向延伸；第2沟槽绝缘膜，设于第2沟槽之中；以及第2沟槽电极，设于第2沟槽之中并且是第2沟槽绝缘膜之上，该第2沟槽电极与第2阳极区域电连接，上述第2二极管部在第1方向上的宽度比第1二极管部在与第1方向正交的第2方向上的宽度大，上述第2二极管部在第1方向上与第1二极管部相邻地设置。

第1IGBT部具有：第2导电型的第1发射极区域，设于半导体层之中；第1导电型的第1集电极区域，设于第1发射极区域与第2面之间；漂移区域，设于第1发射极区域与第1集电极区域之间；第1导电型的第1基极区域，设于第1发射极区域与漂移区域之间；第3沟槽，设于半导体层之中，沿第1方向延伸；第1栅极绝缘膜，设于第3沟槽之中；以及第1栅极电极，设于第3沟槽之中并且是第1栅极绝缘膜之上，该第1IGBT部在第2方向上与第1二极管部相邻地设置，并在第1方向上与第2二极管部相邻地设置。

附图说明

图1是第1实施方式的半导体装置的示意俯视图。

图2是第1实施方式的半导体装置的活性区域的示意俯视图。

图3是第1实施方式的半导体装置的活性区域的一部分的示意剖面图。

图4是第1实施方式的半导体装置的活性区域的一部分的示意剖面图。

图5是第1实施方式的半导体装置的活性区域的示意俯视图。