[发明专利]动态随机存取存储器及其制造方法

说明书

本发明提供一种动态随机存取存储器及其制造方法。多个隔离结构位于衬底中，定义出沿第一方向排列的多个有源区域。所述衬底具有沿所述第一方向延伸且穿过所述多个隔离结构与所述多个有源区域的沟渠。埋入式字线设置于所述沟渠中。多个栅介电层位于所述多个有源区域所述沟渠中，覆盖部分所述沟渠的表面，且环绕包覆所述埋入式字线。盖层覆盖所述埋入式字线。穿过所述多个有源区域与所述多个隔离结构的所述埋入式字线的第二侧的顶面的高度低于所述埋入式字线的第一侧的顶面的高度。本发明可降低栅极引发漏极漏电流，提高动态随机存取存储器刷新效能。

技术领域

本发明涉及一种动态随机存取存储器及其制造方法。

背景技术

随着动态随机存取存储器设计的尺寸不断缩小，半导体装置不断的往高积集度发展，动态随机存取存储器的效能，尤其是刷新效能(refresh performance)会受到栅极引发漏极漏电流(gate Induce drain leakage,GIDL)的影响。因此，如何有效地降低栅极引发漏极漏电流成为本领域重要的研究课题。

发明内容

本发明提供一种动态随机存取存储器及其制造方法，可降低栅极引发漏极漏电流，提高其刷新效能。

本发明实施例提出一种动态随机存取存储器，包括衬底、多个隔离结构、埋入式字线、多个栅介电层以及盖层。所述多个隔离结构位于所述衬底中，定义出沿第一方向排列的多个有源区域。所述衬底具有沿所述第一方向延伸且穿过所述多个隔离结构与所述多个有源区域的沟渠。埋入式字线，设置于所述衬底的所述沟渠中。所述埋入式字线沿所述第一方向延伸，穿过所述多个有源区域与所述多个隔离结构。所述多个栅介电层，位于所述多个有源区域中，覆盖部分所述沟渠的表面，且环绕包覆所述埋入式字线。盖层覆盖所述埋入式字线。穿过所述多个有源区域与所述多个隔离结构的所述埋入式字线的第二侧的顶面的高度低于所述埋入式字线的第一侧的顶面的高度。

本发明实施例又提出一种动态随机存取存储器的制造方法，包括以下步骤。在衬底中形成多个隔离结构，以定义出沿第一方向排列的多个有源区域。移除沿所述第一方向交替排列的部分所述多个隔离结构以及所述多个有源区域的部分衬底，以形成沿所述第一方向延伸的沟渠。在所述多个有源区域中形成多个栅介电层，以覆盖部分所述沟渠的表面。形成沿第一方向延伸的埋入式字线于所述沟渠中，所述埋入式字线穿过所述多个有源区域与所述多个隔离结构。形成所述埋入式字线包括形成第一导体层与第二导体层。所述第一导体层环绕所述第二导体层，覆盖所述第二导体层的底面与侧壁。移除部分所述第一导体层，以在所述埋入式字线与所述多个栅介电层之间形成第一凹陷，以及在所述埋入式字线与所述多个隔离结构之间形成第二凹陷，所述第一凹陷与所述第二凹陷彼此连通且构成沿第一方向延伸的凹陷。形成盖层，覆盖所述埋入式字线。

基于上述，本发明实施例的动态随机存取存储器及其制造方法，可降低栅极引发漏极漏电流，提高其刷新效能。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图5A为根据本发明的动态随机存取存储器的制造方法的第一实施例的上视图。图1B至图5B分别为图1A至图5A中沿B-B’线段的剖面图。

图1C至图5C分别为图1A至图5A中沿C-C’线段的剖面图。

图2D至图3D分别为根据本发明一些示范实施例中图2A至图3A沿B-B’线段的剖面图。图6A为根据本发明的动态随机存取存储器的制造方法的第二实施例的上视图。

图6B为图6A中沿B-B’线段的剖面图。

图6C为图6A中沿C-C’线段的剖面图。

图7A为根据本发明的动态随机存取存储器的制造方法的第三实施例的上视图。

图7B为图7A中沿B-B’线段的剖面图。