[发明专利]一种混合型FIR滤波器设计方法有效
申请号: | 201810184754.5 | 申请日: | 2018-03-06 |
公开(公告)号: | CN108429546B | 公开(公告)日: | 2021-11-05 |
发明(设计)人: | 叶文彬;彭湃;洪鹏达;洪鹏 | 申请(专利权)人: | 深圳大学 |
主分类号: | H03H17/02 | 分类号: | H03H17/02 |
代理公司: | 深圳市兴科达知识产权代理有限公司 44260 | 代理人: | 王翀 |
地址: | 518000 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 混合 fir 滤波器 设计 方法 | ||
1.一种混合型FIR滤波器设计方法,其特征在于,该方法分为以下步骤:
步骤1:将乘法器模块中的乘法系数拆分成L组,对于此L组乘法器,每一组乘法器将会被拆分成相应的加法器以及移位模块;乘法器模块的复杂度完全由所有加法器的复杂度来决定,根据给定的输入信号位宽Wx,第i个乘法器所需的全加器级的硬件复杂度表示为:
其中,li为移位的位数,fi为第i个乘法器的系数,假定乘法器模块总共有M个加法器,那么此模块的硬件复杂度表示为:
步骤2:乘积累加模块由2个部分构成,第一个为局部的累加模块,另外一部分为全局累加模块;将局部累加模块的2个乘法器模块相加,其相应的复杂度通过以下公式进行计算:
其中k1与k2为进入此局部累加加法器的相应乘法器系数,而S1与S2则是此局部累加加法器的输入移位,N则是局部累加加法器的个数;
全局累加加法器完成的是乘积的全局相加,其硬件复杂度表示为:
其中,fk是第k个乘法器系数,而Sj则是全局累加加法器的输入的移位,K则是局部累加加法器的个数;
基于以上模型,混合型FIR滤波器总体的硬件复杂度模型表示成:
步骤3:根据以上的复杂度模型,对于每一个L值,计算出相应的硬件复杂度值WFIR(L),再通过遍历算法找出最优的L值,从而实现硬件复杂度最低的混合型FIR滤波器设计。
2.根据权利要求1所述的一种混合型FIR滤波器设计方法,其特征在于,找出最优的L值的步骤为:
步骤1:设置L=1,Lopt=1, Wopt 设置为100000000;
步骤2:根据硬件复杂度模型,计算此时的混合FIR滤波器的硬件复杂度WFIR(L);
步骤3:如果WFIR(L) Wopt, Wopt= WFIR(L), Lopt=L;
步骤4:如果L小于滤波器的阶数,L=L+1,跳转到第二步;
步骤5:输出Lopt, 根据Lopt,对FIR滤波器的乘法器系数进行分组,从而实现硬件复杂度最低的混合型FIR滤波器设计。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳大学,未经深圳大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810184754.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:可调阻值式虚拟电阻
- 下一篇:一种产生负高压脉冲的装置