[发明专利]一种混合型FIR滤波器设计方法

说明书

本发明提供了一种混合型FIR滤波器设计方法，本发明首先通过混合型FIR滤波器实现结构，构建响应乘法模块与乘积累加模块的硬件复杂度模型，进而构建出总体的混合型FIR滤波器硬件复杂度模型，用所构建的硬件复杂度模型作为优化的目标函数，然后基于全局遍历搜索算法遍历所有的L值，找出复杂度最低的混合型FIR滤波器以及相应的L值，即通过乘法模块与乘积累加模块共同优化从而达到减少整个滤波器电路的全加器数量，从而得到一种低硬件复杂度与低功耗的固定系数数字FIR滤波器。

[技术领域]

本发明涉及用于处理数字输入信号的方法，具体是涉及一种FIR数字滤波器的设计方法，可用于信号处理系统。

[背景技术]

数字FIR滤波器是一种被广泛应用于各种数字信号处理电路与系统中的基本组成模块。在一些高性能的应用当中，FIR滤波器可以通过专门的电路电路来实现，比如超大规模集成电路。但相比于IIR滤波器，FIR滤波器有着更高的复杂度以及更大的芯片面积。由于FIR滤波器广泛的应用于便携式设备中，如何降低FIR滤波器的复杂度一直是研究热点。

现有的FIR滤波器结构主要是2种形式，一种是直接型(如图1)，另外一种是直接转置型(如图2)。此2种结构都可以分为2个部分，一个是乘法器模块(Multiplicationblock)，另外一个为乘法累加模块(Product accumulation block)。这两种结构各有各的优势。直接型FIR滤波器复杂度，但速度慢，不能满足很多高速应用场景。直接转置型速度高，但复杂度也相对较高。为了克服这2种类型FIR滤波器的缺点，O.Gustafsson提出了一种叫混合型的FIR滤波器结构(如图3所示)。此结构主要由3部分构成，第一部分为乘法器模块，第二部分为局部累加模块，以及全局累加模板。期中，局部累加与全局累加模块共同构成乘积累加模块。在混合型的FIR滤波器解耦股中，滤波器系数将会被拆分成L组。不同的L值，代表着不同的实现方式，也代表着不同的实现硬件复杂度。

为了近一步降低混合型的FIR滤波器的面积与功耗，O.Gustafsson教授提出了基于矩阵的多常系数乘法优化方法，从而可以有效的降低混合型FIR滤波器乘法器模块的面积与功耗。但是，此方法忽视了乘积累加部分的贡献。经过研究发现，乘积累加模块在大部分的滤波器电路中往往贡献了绝大部分的电路面积以及功耗。然而迄今仍没有针对乘法模块与乘积累加模块共同进行优化的低复杂度低功耗FIR滤波器优化方法。

[发明内容]

针对上述现有的数字FIR滤波器实现优化方法的的不足，本发明提出了基于乘法模块与乘积累加模块共同优化的混合型FIR滤波器设计方法，通过共同优化乘法模块与乘积累加模块，找出最优的L值，从而进行最优的滤波器系数分组，从而实现最优的混合型FIR滤波器。

具体技术方案如下：

一种混合型FIR滤波器，该FIR滤波器包含多常数系数乘法模块和乘积累加模块，该滤波器设计方法分为以下步骤：

步骤1：将乘法器模块中的乘法系数拆分成L组，对于此L组乘法器，每一组乘法器将会被拆分成相应的加法以及移位模块；乘法器模块的复杂度完全由所有加法器的实现复杂度来决定，根据给定的输入信号位宽Wx，第i个乘法器所需的全加器级的硬件复杂度可以表示为：

其中，li为移位的位数，fi为第i个乘法器的系数，假定乘法器模块总共有M个加法器，那么此模块的硬件复杂度可以表示为：

步骤2：乘积累加模块由2个部分构成，第一个为局部的累加模块，另外一部分为全局累加模块；将局部累加模块的2个乘法器模块加法的相加，其相应的复杂度可以通过以下公司进行计算：

期中k1与k2为进入此局部累加加法器的相应乘法器系数，而S1与S2则是此局部累加加法器的输入移位，N则是局部累加加法器的个数；