[发明专利]一种MOS开关的负压驱动电路

权利要求书

1.一种MOS开关的负压驱动电路，包括：

第一输入端，用于输入时钟信号；

第二输入端，用于输入开关逻辑控制信号；

驱动输出端，用于输出负压驱动输出信号；

逻辑控制部分，其两个输入端分别连接所述第一输入端与所述第二输入端，用于把所述时钟信号与所述开关逻辑控制信号转换为第一时序控制信号、第二时序控制信号、第三时序控制信号、第四时序控制信号；

负压产生部分，其第一输入端、第二输入端、第三输入端分别对应连接所述第一时序控制信号、第二时序控制信号、第三时序控制信号，用于根据所述第一时序控制信号、所述第二时序控制信号、第三时序控制信号产生与所述负压产生部分第一输出端相连的第一负压信号以及与所述负压产生部分第二输出端相连的第二负压信号；

驱动输出部分，其第一输入端连接第一负压信号，其第二输入端连接第二负压信号，其第三输入端连接第三时序控信号，其第四输入端连接第四时序控制信号，用于根据所述第三时序控制信号、第四时序控制信号控制是否输出正电源电压至所述驱动输出端。

2.如权利要求1所述一种MOS开关的负压驱动电路，其特征在于，所述逻辑控制部分进一步包括：

第一反相器，其输入端与所述开关逻辑控制信号相连，其输出端连接至所述第四时序控制信号；

第二反相器，其输入端与所述第四时序控制信号相连，其输出端连接至所述第三时序控制信号；

第三反相器，其输入端连接所述时钟信号；

第四或非门，其输入端分别连接所述第三反相器的输出端、所述第三时序控制信号，其输出连接至所述第二时序控制信号；

第五与非门，其输入端分别连接所述第四时序控制信号、所述第三反相器的输出端，其输出连接至所述第一时序控制信号。

3.如权利要求1所述一种MOS开关的负压驱动电路，其特征在于，所述逻辑控制部分可用与权利要求2所述的逻辑控制部分电路结构的逻辑关系等效数字电路实现。

4.如权利要求2所述一种MOS开关的负压驱动电路，其特征在于，所述逻辑控制部分在所述开关逻辑控制信号为低电平期间，控制所述第四或非门与所述第五与非门输出方波信号驱动负压产生部分在所述第一负压信号与所述第二负压信号上产生交替出现负电压；所述逻辑控制部分在所述开关逻辑控制信号为高电平期间，控制负压产生部分在所述第一负压信号与所述第二负压信号上产生持续的正电压。

5.如权利要求1所述一种MOS开关的负压驱动电路，其特征在于，所述负压产生部分利用电容自举其存储的电荷实现负电压，所述负压产生部分进一步包括：

第一PMOS管，其源极连接第一负压信号，其栅极连接第二负压信号，漏极连接第四时序控制信号；

第二PMOS管，其源极连接第二负压信号，其栅极连接第一负压信号，漏极连接第四时序控制信号；

第一电容，其负极连接所述第一负压信号，其正极连接所述第一时序控制信号；

第二电容，其负极连接所述第二负压信号；

第一NMOS管，其源极连接地，其栅极连接所述第二时序控制信号，其漏极连接所述第二电容的正极；

第二NMOS管，其源极连接所述第一NMOS管的漏极，其漏极连接至正电源；

第六反相器，其输入端连接至第一时序控制信号，其输出连接所述第二NMOS管的栅极。

6.如权利要求1所述一种MOS开关的负压驱动电路，其特征在于，所述驱动输出部分利用逻辑控制部分产生的第三时序控制信号、第四时序控制信号、第一负压信号、第二负压信号实现了在所述开关逻辑控制信号为高电平期间输出正电源电压，在所述开关逻辑控制信号为低电平期间输出负电压，所述驱动输出部分进一步包括：

第三电容，该电容是被驱动MOS开关的栅极寄生电容，其负极连接至地，其正极连接至所述驱动输出端；

第三PMOS管，其衬底连接所述第三时序控制信号，其漏极与其栅极连接在一起与第一负压信号相连，其源极连接至所述驱动输出端；

第四PMOS管，其衬底连接所述第三时序控制信号，其漏极与其栅极连接在一起与第二负压信号相连，其源极连接至所述驱动输出端；

第五PMOS管，其漏极与所述驱动输出端连接，其栅极连接第四时序控制信号；

第七反相器，其输入端与第三时序控制信号相连，其输出端连接所述第五PMOS管的源极。