[发明专利]一种MOS开关的负压驱动电路

说明书

本发明公开了一种MOS开关的负压驱动电路,该MOS开关的负压驱动电路采用自举的方式产生了负电压，并将该负电压作为MOS开关驱动输出，使得在不降低开关导通电流的情况下，提高了MOS开关的开路电阻，降低了MOS开关的开路漏电，有效解决超低功耗电路中开关开路的漏电问题。

【技术领域】

本发明涉及集成电子电路领域中的低功耗MOS开关的驱动电路。

【背景技术】

MOS开关为集成电路的最基本构件，MOS开关驱动电路用于驱动MOS开关使其有最小的导通电阻与最大的开路电阻，以达到理想开关的特性。然而由于MOS开关的物理特性，现有降低MOS开关接通时的导通电阻的方法都将同时降低其断开时的开路电阻。例如，在设计中可以增大MOS开关的宽长比来降低其导通电阻，但同时会降低其开路电阻。

在常规电路中开关的开路电子造成漏电不会影响到电路的功能与性能。然而，近年来，物联网快速发展，应用与物联网的超低功耗电路对开关的漏电提出苛刻的要求。在超低功耗电路中，开关的漏电可能影响系统待机时间以及电路的性能，甚至是功能。本发明提出了一种MOS开关的负压驱动电路，就是利用降低开关的驱动电压来提高开关开路电阻，降低漏电。

【发明内容】

本发明旨在解决超低功耗电路中开关开路的漏电问题，提出了一种MOS开关的负压驱动电路，采用负压驱动的方式提高MOS开关开路电阻，降低其开路漏电。

本发明技术方案如下：

如附图1所示，开关逻辑控制信号CT经过第一反相器I1产生第四时序控制信号CTN，再经过第二反相器I2产生第三时序控制信号CTP。由此可见第四时序控制信号CTN是开关逻辑控制信号CT的反相，而第三时序控制信号CTP是开关逻辑控制信号CT的同相，用于控制第四或非门I4与第五与非门I5，实现在开关逻辑控制信号CT为高电平期间，时钟信号CK被截断，使得加在第一NMOS管NM1栅极的电压为第电平，加在第二NMOS管NM2栅极的电压为低电平。在开关逻辑控制信号CT为低电平期间，时钟信号CK通过第四或非门I4与第五与非门I5驱动负压产生部分产生负压输出。

开关逻辑控制信号与时钟信号间的时序关系如附图2所示。在开关逻辑控制信号CT为低电平期间，第一时序控制信号与第二时序控制信号与所述时钟信号CK同相。在所述第一时序信号与所述第二时序信号为高时，为第一电容C1充电，同时将充满电的第二电容C2的正极降低到零伏，第二电容C2负端的电压降低至-VDD，经由以二极管连接第四PMOS管输出至驱动输出端。在所述第一时序信号与所述第二时序信号为低时，为第二电容C2充电，同时将充满电的第一电容C1的正极降低到零伏，第一电容C1负端的电压降低至-VDD，经由以二极管连接的第三PMOS管输出至驱动输出端。如此重复，保证了在开关逻辑控制信号为低电平时，所述驱动输出端输出负的电压，电压值接近-VDD加上一个二极管的正向导通电压。

在所述开关逻辑控制信号CT为高电平期间，所述驱动输出端的电压有第三时序控制信号CTP与第四时序控制信号CTN确定，根据其逻辑关系可以看出此时输出高电平至驱动输出端。

【附图说明】

图1为本发明原理图；

图2为本发明的输入信号的时序图。

【具体实施方式】

下列实施例是对本发明的进一步解释和补充，对本发明不构成任何限制。

如附图1所述，为本发明的一个实施例，以下结合附图说明本发明的该实施例。

一种MOS开关的负压驱动电路，包括：

第一输入端，用于输入时钟信号CK；

第二输入端，用于输入开关逻辑控制信号CT；

驱动输出端，用于输出负压驱动输出信号OUT；