[发明专利]输入输出前级驱动电路

说明书

本发明公开了一种输入输出前级驱动电路，包括上拉调整单元和下拉调整单元，上拉调整单元接入第一驱动电路，下拉调整单元接入第二驱动电路，上拉调整单元包括上拉粗调电路和上拉精调电路，上拉粗调电路包括电容器、NMOS管及开关信号控制接口，电容器与NMOS管漏极连接，NMOS管源极接地，NMOS管栅极与开关信号控制接口连接，上拉精调电路包括与非门和端口信号控制接口，与非门输出端悬空，与非门输入端与端口信号控制接口连接，上拉调整单元和下拉调整单元具有相同结构。本发明控制输入输出前级驱动电路中负载电容的大小来改变输入信号的上升和下降时间，以减小驱动电路中MOS管打开时电流产生的噪声。

技术领域

本发明涉及高速芯片中电路设计，具体涉及一种输入/输出前级驱动电路。

背景技术

在高速芯片结构中，输入/输出(I/O，Input/Output)电路模块完成了数据信号的传输功能。为了确保电路有足够大的驱动能力，经常在输入/输出前级驱动电路中使用增加MOS(metal-oxide-semiconductor)类型负载或者减少MOS类型负载的方法构成驱动电流调整电路来调整下级驱动电路的电流，从而确定电路带负载的能力。但是，在增加MOS类型负载时，在MOS管导通的瞬间，电路中的电流会瞬间增大，增加了电路的噪声。

发明内容

本发明提供一种用于输入输出前级驱动电路，以至少解决现有技术中的以上技术问题。

为达到上述目的，本发明提供一种输入输出前级驱动电路，包括:

第一驱动电路，所述第一驱动电路的输入端与第一输入电压连接；

第一PMOS(P-metal-oxide-semiconductor)管，所述第一PMOS管的源极与电源电压连接；

上拉调整单元，所述第一PMOS管的栅极经由所述上拉调整单元与所述第一驱动电路的输出端连接，其中，所述上拉调整单元用于调整所述第一PMOS管的栅极输入信号的上升和下降时间；

第二驱动电路，所述第二驱动电路的输入端与第二输入电压连接；

第一NMOS(N-metal-oxide-semiconductor)管，所述第一NMOS管的源极接地，所述第一NMOS管的漏极与所述第一PMOS管的漏极连接到第一节点，所述第一节点作为电路的输出端口；

下拉调整单元，所述第一NMOS管的栅极经由所述下拉调整单元与所述第二驱动电路的输出端连接，其中，所述下拉调整单元用于调整所述第一NMOS管的栅极输入信号的上升和下降时间；以及

电阻，设置在所述第一节点和第一PMOS管之间以及设置在所述第一节点和第一NMOS管之间。

在一种可实施方式中，所述上拉调整单元包括至少一个上拉粗调电路，所述上拉粗调电路包括：

电容器，所述电容器的一端连接到所述第一驱动电路与所述第一PMOS管的栅极之间；

第二NMOS管，所述第二NMOS管的漏极与所述电容器另一端连接，所述第二NMOS管的源极接地；以及

开关信号控制接口，与所述第二NMOS管的栅极连接，用于提供控制所述第二NMOS管导通和截止的开关信号。

在一种可实施方式中，所述上拉调整单元包括三个所述上拉粗调电路。

在一种可实施方式中，所述上拉调整单元包括至少一个上拉精调电路，所述上拉精调电路包括：

与非门(NAND gate，数字电路的一种基本逻辑电路)，所述与非门的一输入端口连接到所述第一驱动电路与所述第一PMOS管的栅极之间，并且所述与非门的输出端悬空(NoConnect，NC，不连接)；以及