[发明专利]三维半导体存储器装置

权利要求书

1.一种三维半导体存储器装置，包括：

单元串，其从衬底的顶表面竖直地延伸，并且包括第一单元晶体管和第二单元晶体管；

第一字线和第二字线，其分别连接至所述第一单元晶体管的栅电极和所述第二单元晶体管的栅电极；

第一传输晶体管，其将所述第一字线连接至行解码器；以及

第二传输晶体管，其将所述第二字线连接至所述行解码器，其中

所述第一传输晶体管包括在所述第一字线与所述行解码器之间并联连接的多个第一子晶体管。

2.根据权利要求1所述的三维半导体存储器装置，其中，所述第一子晶体管各自的尺寸与所述第二传输晶体管的尺寸相同。

3.根据权利要求1所述的三维半导体存储器装置，其中，所述第一子晶体管具有相同的栅极长度和相同的栅极宽度。

4.根据权利要求1所述的三维半导体存储器装置，其中，所述第一子晶体管具有相同的栅极长度和不同的栅极宽度。

5.根据权利要求1所述的三维半导体存储器装置，其中：

所述第一字线相对于所述衬底的顶表面位于第一距离处，并且所述第二字线相对于所述衬底的顶表面位于第二距离处，所述第二距离小于所述第一距离。

6.根据权利要求1所述的三维半导体存储器装置，其中，所述单元串包括：

电极结构，其包括竖直堆叠在所述衬底上的多条字线，所述多条字线包括所述第一字线和所述第二字线；

竖直半导体柱，所述竖直半导体柱的宽度随着从其底部接近其顶部而增大，并且所述竖直半导体柱穿过所述电极结构；以及

数据存储层，其位于所述电极结构与所述竖直半导体柱之间。

7.根据权利要求1所述的三维半导体存储器装置，其中，所述单元串包括：

下电极结构，其包括竖直堆叠在所述衬底上的多个下电极；

下半导体柱，其穿过所述下电极结构；

上电极结构，其包括竖直堆叠在所述下电极结构上的多个上电极；以及

上半导体柱，其穿过所述上电极结构，并且连接至所述下半导体柱，其中，

所述下半导体柱和所述上半导体柱中的每一个的宽度随着从其底部接近其顶部而增大，并且

所述下电极结构和所述上电极结构中的每一个包括所述第一字线和所述第二字线。

8.根据权利要求1所述的三维半导体存储器装置，还包括：

第三单元晶体管，其与所述第二单元晶体管串联连接；

第三字线，其连接至所述第三单元晶体管的栅电极；以及

第三传输晶体管，其将所述第三字线连接至所述行解码器，其中：

所述第一字线至所述第三字线按次序堆叠在所述衬底上，并且所述第三传输晶体管的尺寸大于所述第一传输晶体管的尺寸。

9.根据权利要求8所述的三维半导体存储器装置，其中：

所述第三传输晶体管包括在所述第三字线与所述行解码器之间并联连接的多个第二子晶体管，并且

构成所述第三传输晶体管的第二子晶体管的数量与构成所述第一传输晶体管的第一子晶体管的数量不同。

10.一种三维半导体存储器装置，包括：

衬底，其包括外围电路区和单元阵列区；

电极结构，其包括竖直堆叠在所述单元阵列区的衬底上的字线，所述字线包括相对于所述衬底的顶表面位于第一距离处的下字线和相对于所述衬底的顶表面位于第二距离处的上字线，所述第二距离大于所述第一距离；

第一传输晶体管，其布置在所述外围电路区的衬底上，并且将行解码器连接至所述下字线；以及

第二传输晶体管，其布置在所述外围电路区的衬底上，并且将所述行解码器连接至所述上字线，其中，

所述第一传输晶体管包括连接至所述下字线的m个第一子晶体管，并且所述第二传输晶体管包括连接至所述上字线的n个第二子晶体管，其中n和m是自然数。